Alaa AL HARIRI

En résumé

Entreprises

• université de lorraine - Attaché temporaire d'enseignement et de recherche (A.T.E.R.)

  Nancy 2016 - 2017
  • Recherche: optimisation des architectures reconfigurables pour le codage et le décodage QC-LDPC sur FPGA.
  • Enseignement des cours pratiques et théoriques.
  Descriptif des cours :
  • Conception architecturale numérique en VHDL
  • Radio analogiques : mise en oeuvre du protocole Zigbee sur FPGA.
  • Développement en Assembleur sur PICBASIC
  • télévision numérique et interactivité
  • informatique industrielle sur Visual Basic
  • algorithme avancé sur java
  Environnement technique :
  • Matériel : Cyclone III FPGA, Virtex-5 FPGA, PICBASIC 3H

• Telecom Bretagne - Stagiaire

  Brest Cedex 3 2010 - 2010 Conception d'un processeur reconfigurable pour le décodage de turbo sur
  le noyau de microprocesseur personnalisé Tensilica..
  Descriptif:
  * Architecture mélangée entre ASIP et ASIC. ;
  * Flexibilité grâce à la programmation d'ASIP et haute vitesse, faible puissance
  d'ASIC
  * Compromis entre la performance d'ASIC et la flexibilité d'ASIP

• Telecom Bretagne - Stagiaire ingénieur

  Brest Cedex 3 2008 - 2008
  Mise en œuvre d'une architecture multi ASIP optimisées pour le décodage
  Turbo multi-standard prenant en charge tous les paramètres des standards
  3GPP-LTE / WiMAX / DVB-RCS. En utilisant FPGA,
  Descriptif:
  * Mise en œuvre d'un prototype FPGA de système de communication complet
  intégrant le turbo-décodeur multistandard proposé.
  * Un émulateur de canal à bruit Gaussien additif (AWGN)
  Environnement technique :
  Xilinx FPGA Virtex 5 LX330

• Syrie - Stagiaire ingénieur

  2008 - 2008 Conception et la mise en œuvre d'un canal de données sécurisées basées
  sur FPGA pour crypter et transmettre des données via Ethernet,
  Environnement technique :
  Altera FPGA Cyclone II, VHDL, Nios Processor.

Formations

• Université De Lorraine, France

  Metz 2011 - 2015 Doctorat
  
  Titre de la thèse : Architectures numériques configurables pour le traitement rapide
  sur FPGA de codes correcteurs d'erreurs QC-LDPC.

• Ecole Nationale Supérieure Des Télécommunications De Bretagne ENSTB

  Brest 2009 - 2010 Master
  
  de recherche (Signaux et Circuits) Telecom Bretagne,
  Spécialité : système embarqué.

• Université De Kalamoon (Damas)

  Damas 2003 - 2008 Spécialité : système embarqué.

Réseau

Pas de contact professionnel