Bahnan Omar loula

Dans le cadre d'un projet de développement d'un scanner TEP ( tomographie à émission de positons) haute résolution, j'ai été recruté en qualité de stagiaire Ingénieur de développement FPGA par la société ImaCisio basé à Besançon. Ma mission consistait à étudier et à Implémenter des algorithmes de traitement du signal dans un FPGA.
La contrainte principale était de concevoir des circuits numériques 12bit opérant à la fréquence d'échantillonnage de 200MHz.
Réalisation:
I. Choix du FPGA
Dans un premier temps il était primordiale de choisir le FPGA sur laquelle on devait travailler. Le critère de choix du FPGA était la performance au détriment des ressources utilisés ou encore du prix. Nos choix se tournèrent vers le Viterx5 et le Virtex 6 qui présentent une meilleure performance même si le prix est plus élevé. Alors que le Spartan- 6 possède un prix plus abordable mais demande beaucoup plus d'efforts pour avoir les performances souhaitées.
II. Conception des circuits numériques

Les circuits numériques tel que l'additionneur 12bit à retenue anticipée, le soustracteur 12bit, un multiplieur 12bit ont été réalisé afin de concevoir des fonctions de traitements de signal tel que l'accumulateur parallèle, l'interpolateur linéaire, un restaurateur de ligne de base et un CFD ( Constant Fraction Discriminator).

III.Intégration et Validation
Après avoir conçu les algorithmes de traitements de signal et intégrer dans le FPGA, on a procédé à la validation sur la carte FPGA viterx 5.

Bilan:

Les circuits numériques conçu opéraient à la fréquence d'échantillonnage de 200MHz.

Compétences:
Langage VHDL, ISE Xilinx, Modelsim.