Benjamin PUSSACQ

2012 - EASII-IC (Paris) :
Conception des applications FPGA utilisées dans le cadre du développement de systèmes numériques pour le centre de design de Paris :
- Développement IP : CoaXPress sur Virtex5
- Support intégration FPGA : Virtex-6 (STMicro)
- Portage FPGA : Virtex-II vers Kintex-7 (Siemens)

2011/2012 - Sagem (Massy) :
Dans le cadre de la conception d'un calculateur aéro en DO254 DAL-A, écriture de spécifications de FPGA complexes ainsi que des procédures de tests

2011 - Astrium (Elancourt) :
Développement sur une carte PCI-Express munie d'un FPGA Xilinx Virtex-5 d'une application d'émission et réception de données sur des interfaces rapides

2010/2011 - Alcatel (Lannion) :
Développement de nouvelles fonctionnalités pour un ASIC embarqué dans les nodeB sur les réseaux UMTS/WCDMA

2008/2010 - Sagem (Les Ulis) :
Développement sur Xilinx Virtex-5 d'une application d'aquisition et de traitement multi-flux pour une carte PCI-Express munie d'entrées/sorties fibres optiques et HD-SDI

Mots-clés :
Xilinx, Virtex-5, PCI-Express, HD-SDI, SD-SDI, Transceivers électriques/optiques, SODIMM, DDR2, GTP, MIG, CFI, SPI, 3GPP, UMTS, WCDMA, ASIC, Actel, DO254

2008 - Ministère de la Défense (Paris) :
Stage de 3ème année ENSEIRB (diplôme d'ingénieur)

2007 - Laboratoire IMS (Talence) :
Stage de 2ème année ENSEIRB - "Développement d'une chaine de compression JPEG sur FPGA à partir d'un modèle Matlab"

2006 - CEA/CESTA (Le Barp) :
Stage d'IUP et Master 1 en électronique - "Installation d'un diagnostic de détection de dommages par polariseurs croisés" (diplôme d'ingénieur-maître)

2004 - CEA/CESTA (Le Barp) :
Stage IUT GEII (Bordeaux 1) - "Amélioration de la programmation des interfaces d'acquisition et de prévualisation d'un banc de métrologie" (diplôme de technicien)

Mots-clés :
Xilinx, Virtex-4, EDK, Linux, MatLab, SystemC, VHDL, Spartan-3E, LabVIEW, NI-DAQmx, Banc laser, Métrologie