Cedric Vamour

Equipe L1/DSP (Tokyo) a TI Villeneuve Loubet
R&D Layer1 GSM/GPRS/EDGE/UMTS.

- Interfacage d'un Layer1 2.5G avec un Layer1 3G permettant un
fonctionnement Dual Mode (Handover, Cell Reselection 2G <-> 3G,
Cell Selection, recherche de PLMN concurrents 2G/3G)

- Mise en place et approche systeme des fonctionnalités de
Power Management en mode veille et en communication.
Validation, Profiling, Optimisation des mécanismes
d'endormissement point de vue GSM.

- Interfacage d'une couche Modem Layer1 TI avec des couches
Protocolaires reseaux (Layer2/Layer3) clientes

- Support au client, résolution de defects, camps de validation
multi-parties.

- Tests en Laboratoire (simulation, L1 standalone ou en stack
complete). Testeurs Reseaux (Anite, Anritsu, CRTU, CRTP, CMU).
Debug sur cible (JTAG, Lauterbach, ETM, traces L1/testeur)

Consultant à Texas Instruments
Equipe L1/DSP (Tokyo) a TI Villeneuve Loubet
R&D Layer1 GSM/GPRS/EDGE/UMTS.

- Interfacage d'une couche Modem Layer1 TI avec des couches
Protocolaires reseaux (Layer2/Layer3) clientes

- Developpment d'algorithmes Layer1 couvrant les aspects de
mobilite: gestion des cellules voisines, handover, cell
reselection, perte de reseau.

Equipe L1/DSP (Calypso+) a TI Villeneuve Loubet
R&D Layer1/DSP GSM GPRS EDGE UMTS

- Amelioration de la capacite de debug temps reel Layer1 sur
une plateforme comportant un ARM7 et un C54x.

- Developpement d'une fonctionnalite de trace DSP dynamique
compressee ainsi que les outils de post-processing.

- Selection dynamique de la profondeur de trace via le keypad
(commandes AT) permettant la configuration de la trace sur un
terminal: debug sur site.

- R&D sur les techniques de debug Non-intrusives.

CNRS, Laboratoire I3S a Sophia-Antipolis

- Conception d'un Kernel de RTOS hybride HW/SW reconfigurable
(20% de gain sur les performances temps reels) beneficiant
d'une gestion optimisee des interruptions grace a des modules
HW dedies.

- Modelisation du systeme en SystemC permettant un
partitionnage des modules HW/SW dynamique.

- Implantation du Kernel et d'une application de test
demontrant le gain apporte par l'ordonnanceur HW sur les
performances du RTOS (plateforme de test contenant un FPGA et
un ARM7).