Menu

Céline HUYNH VAN THIENG

MARSEILLE

En résumé

Mes compétences :
Electronique

Entreprises

  • SEVME Informatique et Services - Ingénieur développement C++

    2015 - maintenant - Codage de programmes et de librairies en C++
    - Modification du code embarqué C++ d'un RTU
  • Contrôle Mesure Régulation - Ingénieur développement C

    Marseille 2014 - 2015 - Modification du code C embarqué d’un système de mesure de vibrations comprenant un microcontrôleur Atmel ATSAM3U4E
    - Programmation d’un filtre numérique
    - Mesures de bruit
    - Modification du code C++ d’un logiciel pour Windows pour la conversion des données mesurées
  • Barco Silex - Ingénieur développement VHDL

    Neuilly-sur-Seine 2013 - 2014 Vérification de code VHDL pour un système de contrôle pour convertisseur de puissance
    - Rédaction de procédures de tests et de testbench associés en VHDL
    - Analyse de couverture de code
    - Revue de code VHDL par rapport aux règles de codage
  • Mirion Technologies - Ingénieur développement VHDL

    2012 - 2013 Développement et vérification d’un système de mesure de courant
    - Ecriture du code VHDL de plusieurs parties d’un système de mesure de courant comportant un FPGA (Altera Cyclone IV)
    - Rédaction de documents de conception
    - Codage VHDL de testbench pour vérifier d’autres parties du système
    - Rédaction de plans de test
    - Synthèse, placement & routage du design
    - Ecriture de scripts en Perl pour vérifier la conformité du code VHDL
  • Barco Silex - Inganieur de vérification FPGA

    Neuilly-sur-Seine 2012 - 2012 Mise à jour de plans de test et de test bench VHDL pour la validation de FPGA suivant la norme DO254
  • Barco Silex - Ingénieur de vérification FPGA

    Neuilly-sur-Seine 2011 - 2011 Validation FPGA suivant la norme DO254
    - Etude de documentation de conception détaillée des FPGA
    - Rédaction de plans de tests unitaires
    - Codage VHDL de test bench, validation
    - Etude de couverture de code
  • ISEN Toulon - Ingénieur recherche

    Bonneuil sur Marne 2010 - 2011 Réalisation d'un système d’asservissement de position, sur une carte électronique comportant un FPGA et un DSP
    - Ecriture du code VHDL d’un système d’asservissement de position pour
    FPGA (Xilinx Virtex-5)
    - Programmation en C d’un DSP (OMAP-L137), pour communiquer avec le FPGA et lui envoyer les consignes

    Réalisation d’un système de suivi de trajectoire, sur la même carte
    - Programmation en C du DSP et en VHDL du FPGA, pour suivre la trajectoire de platines et envoyer la position à un PC via une liaison Ethernet bidirectionnelle (protocole UDP)
    - Programmation en C d’une interface sur PC pour communiquer avec le DSP (via la liaison Ethernet) et afficher les données reçues (la trajectoire des platines) sous forme de courbe
  • Laboratoire IM2NP - Ingénieur développement sur composants programmables

    2009 - 2010 Réalisation d'une liaison série entre un FPGA et un PC
    - Description en VHDL d'une interface RS-232 bidirectionnelle entre un FPGA et un PC
    - Description en VHDL d'interfaces entre le FPGA et plusieurs composants sur PCB (ADC, amplificateurs, potentiomètre, capteur de température)
    - Synthèse et implémentation du code VHDL sur FPGA Xilinx Virtex-II Pro
    - Programmation en C d'un logiciel permettant, via la liaison RS-232 et le FPGA, de commander les composants du PCB, et de recevoir et d'afficher les données émises par l'ADC

    Réalisation d'un filtre numérique pour capteur de mouvement
    - Description en VHDL d'un filtre numérique pour un ASIC en minimisant la consommation
    - Description en VHDL d’une interface SPI bidirectionnelle pour transmettre les données filtrées à un micro-processeur externe
    - Simulation & synthèse du code VHDL (avec Mentor Graphics ModelSim, Cadence NCLaunch, Synopsys Design Compiler)
    - Placement & Routage (avec Cadence SoC Encounter)
  • ATMEL Rousset - Stagiaire

    2008 - 2008 - Etude et modification du code RTL d'un crypto-processeur décrit en Verilog
    - Etude et implémentation d’algorithmes de cryptographie : AES, DES, SHA
    - Modification du code RTL pour réduire la durée d’exécution de ces algorithmes
    - Simulation (Cadence NC-Verilog, Cadence SimVision)
    - Synthèse (Mentor Precision, Xilinx ISE, Synopsys Design Compiler)
    - Comparaison des résultats (taille et fréquence d’utilisation) entre plusieurs versions du crypto-processeur
    - Programmation en C d’un logiciel simulant le fonctionnement du crypto-processeur (lecture d’un programme, affichage du contenu des registres après chaque instruction)

Formations

Réseau

Annuaire des membres :