Flavien Delauche
CAD engineer, STMicroelectronics
Titulaire d’un diplôme d’ingénieur en microélectronique, j’ai poursuivi ma formation par un DEA puis une thèse dans le même domaine. Ayant donné la préférence au design (ASIC puis MEMS) lors de mes études, ma thèse m’a par la suite orienté vers la CAD/EDA, toujours dans le domaine des MEMS, puis de manière plus générale en microélectronique.
Thèse en ligne: http://tel.archives-ouvertes.fr/tel-00005359
26 contactsDéveloppement du DRC, du DFM et du smart tiling pour du cmos65/45/32nm.
Méthodologie, qualité, automatisation.
2004 - 2007Equipe Technology Kit de l’Alliance Crolles2 :
* En charge du DRC des technologies 90/65/45nm utilisé par ST, NXP (ex-Philips Semiconductors) et Freescale pour les circuits de la fonderie 300 mm de Crolles.
* Utilisation intensive de Calibre (Mentor Graphics – SVRF, notions en TVF).
* Travail en étroite collaboration avec les rédacteurs des DRM (règles de dessin).
* Qualité : projet 6 sigma green belt.
2003 - 2004Equipe Design Kit :
* Amélioration les méthodes de développement et de qualification des Design Kits.
* Configuration de l'environnement de travail, outils informatiques, documentation.
* Développement des modules DRC/LVS.
1999 - 2003Optimisation de microsystèmes:
* Objectif : améliorer la robustesse d'un système en réduisant sa sensibilité aux fluctuations inéluctables des paramètres technologiques.
* Optimisation statistique du rendement paramétrique des MEMS via des plans d'expériences (Hadamard et Taguchi).
* Implémentation d'un logiciel automatisant cette tâche, développé en JAVA.
* Design de structures de test : micro-switches et peignes inter-digités