Florent LEPIN

Depuis juillet 2008 : AMESYS Conseil
(groupe BULL)
Consultant en microélectronique

Mission :
--> CEA de Grenoble depuis le 30 Juin 2008:

1) Design de la partie digital d’un SOC low power mis en œuvre dans les réseaux sans fil à courte distance et bas débit de type « Low Rate – Wireless Personal Area Network » (LR-WPAN) décrits par la norme IEEE802.15.4 (zigbee).

- SPI, UART, Buffer, Bootloader (mémoire flash), Adaptation microcontrôleur type 8051 …

* Vérification et validation du design (RTL et gates).
* Synthèse du design.
* Aide au placement routage (analyse des rapports de timing et de la netlist placée/routée).

Langages : C, VHDL, Verilog, Assembleur, tcl
Environnement : SVN, CVS, Modelsim, Keil, Design compiler
Protocoles : SPI, UART

2) Vérification d'un SOC low power UWB auto-alimenté.
- SPI, Fifo, HSI, Bootloader, UWB …

* Spécification.
* Design.
* Vérification et validation du design (RTL et gates).
* Simulation mixte
* Synthèse + placement routage.
* Analyse Power + Timing
* Plateforme de validation (FPGA)
* Test de la partie numérique + communication.
* Génération Pattern de test.

Langages : C, VHDL, Verilog
Environnement : SVN, CVS, Modelsim, Nios2, Quartus, SOPC builder,
design compiler, encounter, ADMS, PrimeTime,
Fastscan ...
Interfaces : SPI, HSI, UWB, UART

De septembre 2007 à juin 2008 : PSI electronics
(durée : 10 mois)

Consultant en microélectronique

Mission :

--> EM microelectronic à Marin (Suisse) entre Novembre et mai :

Vérification et validation du design de smart card à base de mémoire flash et microcontrôleur 80x51. Développement des tests sous le logiciel Keil en assembleur et C.

Langages : C, VHDL, Verilog, Assembleur
Environnement : Subversion, Ncsim, HDLdesigner, Keil

--> ON semiconductor à Toulouse entre Septembre et Novembre :

Développement d’un environnement de simulation (testbench en verilog et VHDL) pour vérifier et valider une IP I2C au niveau RTL et Gate (coverage). Développement d’un plan de vérification.

Langages : VHDL, Verilog, perl
Environnement : Subversion, Ncsim, Modelsim
Protocoles : I2C

Apprentissage 2005-2007 : STMicroelectronics
(durée : 2 ans) Systeme Verification and emulation team

Mission :

Mise en place d’une activité de vérification par simulation au sein d’une équipe d’émulation

- Adaptation d’une plateforme de vérification (tests en C ...)
- Adaptation du testbench
- Modification du design
- Exécution d’une liste de régression de tests.
- Debug.
- Rendre la plateforme d’émulation la plus proche possible du design.

Résultats obtenus : debug du design plus rapide et meilleure visibilité des conséquences de l’adaptation d’un design pour une plateforme d’émulation

OS : Unix (solaris)
Langages : C, VHDL, Verilog, Assembleur,
Environnement : Clearcase, LSF
Protocoles : AMBA, STBus, SD/MMC, UART.

Stage 2005 : Raisonance
(4 mois)

Mission : Créer un analyseur de bus JTAG

- Ecriture de la spécification
- Développement d’un prototype (carte électronique)
- Validation du fonctionnement
- Routage et production du circuit intégré (gestion de sous traitants)
- Plan pour usiner un boîtier et pour concevoir un clavier souple.
- Programmation d’un FPGA et microcontrôleur (contrôle d’un écran)
- Programmation d’une interface en visual C++
- Essais

Résultats obtenus : Analyseur fonctionnel

Langages : C, C++, VHDL.
Environnement : ISE, Visual C++, eagle
Protocoles : JTAG, I2C.

Durant mes vacances scolaires de l'année 2003 et 2004 (environ 9 mois), j'ai été opérateur salle blanche en microélectronique sur le site de Crolles 1 dans l'atelier CMP Oxyde.

Developpement au centre de Vénissieux (69) et mise en service à Crolles (38) de la supervision de salle blanches pour de grandes entreprises en microelectronique de la région grenobloise. Stage de 10 semaines prolongé en juillet et aout.