Menu

Florent ROTENBERG

GRENOBLE

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Grenoble ainsi que le résultat des européennes dans l'Isère.

En résumé

Expertise en conception d'architecture, implémentation et vérification pour ASIC et SoC.
Attentif à l'esprit d'équipe et au travail collaboratif.

MES COMPETENCES :
*TECHNIQUE:
- Architecture (microprocesseurs, DSP, µC, System on Chip),
- Conception de systèmes électroniques numériques ASIC et SoC,
- Modélisation (SystemC, SystemVerilog, Verilog, VHDL),
- Front-End et outils de flot de conception (Atrenta, Synopsys, Mentor, Cadence)
- Maîtrise des implications du Back-End dans les projets

*PROJET:
- Gestion de projets d'ingénierie et de recherche
- Stratégies et innovations technologiques dans l’industrie

*INFORMATIQUE:
- Structure des systèmes d’exploitation et des systèmes embarqués
- Langages : C, C++, ASM, DSP, Shell, Tcl-Tk, Perl
- OS: Windows, Linux, Solaris, Unix

Mes compétences :
Architecture
ASIC
Chef de projet
Chercheur
Conception
DSP
Electronique
Linux
Logique
Microélectronique
SystemC
Système embarqué
SystemVerilog
Traitement du Signal

Entreprises

  • STEricsson

    GRENOBLE maintenant

  • TIEMPO-IC - Ingénieur expert Conception de systèmes intégrés sur silicium

    2009 - maintenant Société développant et commercialisant une solution complète – IPs, flot de conception et outil EDA - pour le design de circuit intégrés asynchrones (sans horloge).

    *Projet de développement d'un processeur 32-bit hautes performances et basse consommation destiné à des applications embarquées (1 an et demi): Chef de projet technique et designer
    *Mise en place et qualification du flot de conception pour les IP employant la technologie asynchrone de Tiempo.

  • MAYA technologie - Ingénieur consultant

    2008 - 2009 *Projet du System on Chip 8500 45nm : Processeur multimedia video, photo, audio destiné à des applications mobiles sans fil 3G ultra low power.
    - Développement d'un flot de conception avec l'outil Spyglass d'Atrenta pour la vérification des conventions de design RTL, le clock domain crossing et l'estimation de power.
    - Synthèse, Design for Test, preuve formelle et STA pour des IP du SoC avec les outils DC, DFT compiler, Formality et Primetime de Synopsys.
    - Mise en place d'un flot de synthèse et de vérification Low power pour le SoC 8500 avec le standard UPF (Unified power format) et MVTools de Synopsys.

  • CEA/LETI-Grenoble - Stagiaire Ingénieur-Chercheur

    2005 - 2005 Dans le cadre du projet FAUST, plate-forme pour les télécommunications 4G organisée autour d'un réseau sur puce asynchrone nommé ANoC, Conception et optimisation des performances des noeuds de communication de ANoC par une réalisation en logique asynchrone.

  • CEA/LETI-Grenoble - Ingénieur-chercheur

    2005 - 2007 Diplome de Recherche Technologique (DRT) de 18 mois dans le cadre du projet européen NEVA sur la « conception et modélisation d'une architecture superscalaire et modulaire de traitement du signal fondée sur la logique asynchrone ».

    - Définition d'une architecture de traitement du signal type DSP destinée à exécuter des algorithmes de télécommunication 4G en s'appuyant sur une implémentation en logique asynchrone: Principe de fonctionnement, jeu d'instructions, micro-architecture des composants fonctionnels et des éléments de contrôle ainsi que méthodologie de compilation.
    - Modélisation à haut-niveau en SystemC/C++ de l'architecture pour le prototypage rapide d'applications

  • SYTRAL - Assistant informatique

    Lyon 2002 - 2002 SYTRAL : Syndicat mixte des Transports pour le Rhône et l’Agglomération Lyonnaise

    Travail réalisé :
    - Analyse et synthèse de l'ensemble des services, des acteurs et des projets du SYTRAL
    - Elaboration d'outils d'information et de communication (graphique et rédactionnel) de présentation de la structure et de ses différents projets.

  • KALORI - Assistant ingénieur

    Pusignan 1999 - 1999 KALORI : entreprise d’appareils aérothermes et de systèmes de ventilation pour véhicules

    Réalisation des cahiers de définition et des processus de fabrication des produits dans l'objectif de la mise en place d'une traçabilité pour l'obtention de la norme ISO-9001.

Formations

  • Institut National Polytechnique

    Grenoble 2005 - 2007 Microélectronique et Traitement du Signal

    Diplôme de Recherche Technologique - mention TB

  • Institut National Polytechnique (St Martin D'Heres)

    St Martin D'Heres 2004 - 2005 EEATS

    Master 2 Pro CSINA - mention B

  • Ecole Polytechnique De Montréal (Montréal)

    Montréal 2003 - 2004 EEATS

    Maîtrise EEA - mention AB

  • Université Lyon 1 Claude Bernard

    Villeurbanne 1998 - 2003 EEATS

    DEUG MIAS, Licence EEA - mention AB

  • Lycée Institution Des Chartreux (Lyon)

    Lyon 1996 - 1998 MP

  • Lycée Institution Des Chartreux (Lyon)

    Lyon 1993 - 1996 Scientifique

    2e, 1e, Terminale

  • Lycée Robin

    Vienne 1989 - 1993
Annuaire des membres :