Frédéric Nodet

ASIC Verification consultant for Parrot, Elsys Design

14000CaenBasse-Normandie - France

Frédéric Nodet
118 contacts
Depuis 2010
Expérience professionnelle
2009 - 2010

Au sein d’une équipe de 3 personnes, je suis responsable du design, de la vérification et de l’implémentation de blocs de traitement du signal pour un serveur Ethernet d’échantillons RF basé sur un FPGA. Je collabore également avec les ingénieurs software sur la validation fonctionnelle de la plateforme

Électronique et microélectronique
2006 - 2009

- En temps que responsable de l’environnement de vérification de SoCs complexes, j’étais en charge de valider les releases de l’environnement, de résoudre les problèmes majeurs des régressions ainsi que d’assister et d’orienter les membres de l’équipe (25 personnes) ainsi que l’équipe de San Diego (4 semaines sur place puis à distance). J’ai participé à l’écriture et aux revues des plans de vérifications et des spécifications testbench, mis en place les outils de vérification et débogué la première séquence de boot.

- Je travaillai également en collaboration avec les équipes d’intégration et de design sur la vérification de scenarii systèmes et de gestion d’énergie (extinction des domaines de voltages, transitions vers des états de rétention) avec des co-simulations C/Specman ainsi que des techniques de simulation gate-level Power-Aware.

Électronique et microélectronique
2006 - 2006

- Study of Channel Estimation algorithm for Mobile WiMax
Developpment of a Matlab Model of WiMax Physical layer
Research and Algorithmic Validation under Matlab
Test vectors Generation

- DSP Implementation of the Channel Estimation algorithm
Writing the algorithm in C Fixed-point Code
Profiling and C-level optimization

- Verification of a 802.16e Modem integration
Writing drivers and low-level tests in C
Basic connectivity tests

Électronique et microélectronique
2005 - 2005

Designer - Hardware Scheduler for RTOS

- Specification writing of an hardware scheduler IP implementing the different scheduling politics of a RTOS
- VHDL design and Verification using Mentor Graphics tools
- Synthesis and Performance Tests on FPGA embedding 2 PowerPC


Laboratoire I3S - Informatique, Signaux et Systemes de Sophia Antipolis
I3S Lab - Computer, Signal and Systems alb of Sophia-Antipolis
CNRS - Universite Nice Sophia-Antipolis

Électronique et microélectronique
Ancien élève de
Hobbies
Badminton , Salsa , Musique baroque , Golf

Les visiteurs de ce profil ont aussi consulté
Vanessa Girault
Assistante ADV, ELSYS DESIGN
Aldo LO RE
Designer FPGA, Elsys Design
Nabil Jaaouani
Ingénieur électronique : Concepteur hardware, ELSYS DESIGN
Oltan DOCI
DSP, Itron
Jean-Philippe Vu
Ingénieur de développement électronique, Elsys Design
Marc TAMISIER
Ingénieur Conception ASIC
Loïc Guillaud
Ingénieur consultant, Elsys Design
Elvis Presley
Juriste, droit
Élodie Ticet
Créatrice Dezigner, Juke
Cora LAURIERE
Acheteuse Média , Zenithoptimedia (Publicis)
Viadeo pour votre carrière : Créez votre profil