Menu

Laurent MATTAROCCI

VILLECRESNES

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Villecresnes ainsi que le résultat des européennes dans le Val-de-Marne.

En résumé

Ingénieur en Microélectronique en 2009 par une formation de haut niveau dans le domaine de la conception des systèmes intégrés numériques et analogique.

Je suis spécialisé dans la conception et validation de circuit FPGA. Je dispose d’une bonne connaissance dans le langage VHDL. Je développe et valide des blocs hardware FPGA et j’ai une grande expérience avec les fabricants Xilinx, Altera et Actel.

Mon domaine d’expertise me permet de concevoir et porter des algorithmes complexes sur cible FPGA, en particulier dans le domaine du traitement vidéo temps réel.
Je suis disposé à travailler dans la conception et validation FPGA pour le domaine Aéronautique avec norme DO254.
Je participe aussi à la définition de l’architecture hardware d’un projet à base de FPGA.


Mes compétences :
Conception
Électronique
ModelSim
IP
Test
VHDL
FPGA
Recette fonctionnelle
Xilinx
Virtex
SOC
ASIC
MIG
Pcie
Ethernet
Spi
Microélectronique
Electronique numérique

Entreprises

  • Altran Ouest - Ingenieur Developpeur FPGA VHDL

    2018 - maintenant

  • Intitek - Ingenieur Developpeur FPGA VHDL

    Lyon 2015 - 2017 Définition de l’architecture des blocs fonctionnels à développer.
    Codage et simulation VHDL.
    Intégration et validation sur matériel des fonctions de traitement numérique sur cible FPGA.

  • FORTIL - Ingenieur electronique conception validation FPGA VHDL

    La Seyne-sur-Mer 2012 - 2015 2013/2014 – Barco Silex , Rousset ( 13790)
    Conception FPGA avec développement du cycle en V selon la norme DO254.
    -Définition de l'architecture FPGA
    -Développement d' IP DO254 compliant
    -Traçabilité des exigences
    -Prise en compte les contraintes de certification et rédaction de la documentation associée
    vhdl, modelsim, fpga , do254

    2012/2013 – Imra europe Filiale du groupe AISIN SEIKI (groupe TOYOTA), Sophia Antipolis
    Conception et Portage d’algorithme de vision (Stéréovision) pour l’automobile sur cible FPGA.
    -Etat de l'art du projet.
    -Définition de la spécification complète du projet.
    -Définition de l’architecture globale du projet.
    -Conception et implémentation d'algorithme de stéréovision.
    -Ecriture du code VHDL.
    -Mise en place de procédure de test et validation sur cible.
    -Simulation RTL.
    -Synthèse du code VHDL.
    -Vérification sur carte d'évaluation.
    vhdl, verilog, modelsim, isim, fpga, ise, vivado, xilinx, Serie7, protocoles vidéo, mig, ddr3

  • Sopra group - Ingénieur Etude & Développement Pacbase

    Paris 2011 - 2011 Ingénieur Informatique de Gestion
    Sopra Group

    2011 - GCE technologie Aix en Provence

    - Analyse organique à partir des spécifications fonctionnelles.
    - Développement des composants logiciels en pacbase(batch et tp)
    - Tests unitaires et d'intégration.
    - Support aux utilisateurs.

    Environnement : Pacbase,Cobol, MVS, DB2, CICS, Mainframe.

  • ST Microelectronics Grenoble - Ingénieur Etude & Développement FPGA

    2009 - 2009 Ingénieur en Microelectronique FPGA

    ST Microelectronics Groupe HED (Home Entertainment & Display)
    Service DSMG (Design Support Methodology Group) (Grenoble)
    Implémentation d’un outil de debug (Clearblue DAFCA Inc. ) dans SOC et FPGA (Virtex5).
    Le projet est un chip vidéo et le travail est porté sur toute la partie audio.

    Elaboration du plan de spécification et validation.
    -Etude d’un traitement audio numérique ASIC & FPGA : PCM, SPDIF, FDMA, CPU audio ST231, DDR.
    -Connaissance du Flow de conception ASIC & FPGA .
    -Architecture, découpe en fonctions élémentaires.
    -Analyse des phases de debug d’une IP ou d’un Systeme sur ASIC & FPGA.
    -Organisation de réunion et présentation orale de l’avancement du projet.
    -Analyse des impacts de l'outil sur le cout silicium sur ASIC et occupation FPGA.
    -Analyse des impacts de l'outil sur la fréquence de fonctionnement du design ASIC/ FPGA


    Environnement : FPGA, vhdl, perl, SOC, Xilinx, Virtex, ISE, Synplify Pro, SPDIF, FDMA, DDR, ASIC, Prototypage soc,

  • IM2NP - Ingenieur R&D stagiaire

    2008 - 2008 IM2NP Institut Matériaux Microélectronique Nanoscience de Provence service Microcapteur (Marseille)
    Modélisation des phénomènes de conduction dans les micros capteurs de gaz
    Caractérisation de différents échantillons de capteurs de gaz.

    -Spécification de l’étude
    -Mise en place d’un banc de mesure
    -Prise de mesure suivant un protocole.
    -Etude et modélisation des résultats
    -Sélection des échantillons de capteurs répondant le mieux au besoin.

  • Worldsat - Assistant ingenieur R&D stagiaire

    2007 - 2007 Worldsat Service R&D (Aix en Provence)
    Conception d’une carte électronique en deux versions (TNT & Satellite)

    -Spécification du projet
    -Choix des composants en fonction du besoin et du cout.
    -Etude et conception d’un hacheur de type Boost.
    -Flow de conception de carte électronique (PCB) via le logiciel Protel DXP
    Schématique
    Routage
    -Câblage, implantation des composants CMS sur carte prototype.
    -Validation et test carte prototype.
    -Compatibilité Electromagnétique : Mesure de champs magnétiques et notion de norme pour les produits domestiques de type Set up box.

  • IM2NP - Technicien de laboratoire stagiaire

    2006 - 2006 IM2NP (Institut Matériaux Microélectronique Nanoscience de Provence)
    service Mémoire (Marseille)
    Etude et caractérisation de l’oxyde tunnel d’une cellule mémoire E.E.P.R.O.M

    -Spécification du projet :
    Choix des protocoles de mesure
    Réalisation d’un banc de mesure
    -Mesure et analyse sur Wafer:
    Courant tunnel Fowler Nordhein
    Courbe C-V d’une capacité MOS
    -Modélisation de modèles électriques via Excel

Formations

Réseau

Annuaire des membres :