Loic Leconte

Loic Leconte

Architecte System on Chip, Samsung Electronics
 

En poste chez Samsung Electronics

Précédents : Texas Instruments

 

Précédents : Polytech' Paris - UPMC

 

    En résumé

    Plus de 13 ans d’expérience dans le semi-conducteur pour les marchés smartphone et tablette, dans un contexte multiculturel : EU, US, Inde, Japon. Plus de 7 ans d’expérience dans la définition de plateforme, la coordination d’études techniques incluant digital, analog, RF, SW et connectivité.

Parcours

Architecte System on Chip

Chez Samsung Electronics

De juin 2013 à aujourd'hui
En charge de la définition des SoCs Exynos pour téléphones mobiles et tablettes.
 

Plateforme architecte (OMAP)

Chez Texas Instruments

De juillet 2008 à juin 2013
-Définition des plateformes OMAP pour smartphone, tablette et automobile -Support des équipes marketing et présentations techniques des produits aux clients -Définition des scenarios supportés de la plateforme -Définition des performances de la plateforme et vérification de leur réalisation -Point ...
Lire la suite
 

Plateforme architecte (modem)

Chez Texas Instruments

De septembre 2005 à juillet 2008
-Définition d’une plateforme DBB, RF, analog et power dans un unique package (plateforme LocostoULC) -Etude de la cohabitation entre la RF, le power et le DBB -Optimisation du ball-out du package pour router sur un PCB 4 couches bas coûts -Gestion de 20 ingénieurs sur 4 sites : France, US, Danemark ...
Lire la suite
 

Ingénieur système

Chez Texas Instruments

De mai 2004 à septembre 2005
-Ecriture de la spécification d’un ASIC GSM/EDGE/3G pour mobiles 3G -Etude de l’intégration du système complet: DBB, power IC, RF, Bluetooth, GPS -Gestion de 12 ingénieurs du RTL au placement / routage du sous-système modem. -Gestion des sous-systèmes délivrés par l’Inde et le Japon: planning, ...
Lire la suite
 

Expatrié en Inde

Chez Texas Instruments

De novembre 2003 à mai 2004
-Transfert d’un modem GSM/GPRS à l’équipe design de TI India -Formation de l’équipe design à l’architecture d’un modem et au flot de design -Coaching du design lead
 

Design lead

Chez Texas Instruments

De décembre 2002 à novembre 2003
-Supervision d’un co-processeur EDGE pour modem GSM/GPRS -Gestion et formation d’une équipe de 6 ingénieurs juniors -Etude des contraintes liées au stack-die : fonctionnelles, physiques et de testabilité
 

Designer

Chez Texas Instruments

De août 1999 à décembre 2002
-Modélisation de modules pour ASIC GSM/GPRS et de tests fonctionnels en VHDL -Développement d’un flot ATPG utilisant l’outil TetraMAX