Luc ORION

En résumé

Entreprises

• ARM France - Project Manager en R&D microelectronique

  Nice 2002 - maintenant Janvier 2017 a aujourd'hui: Chef de projet et gestion d'equipe sur un processeur applicatif de derniere generation, specialement sur la partie branch prediction et pre-fetch (TAGE, perceptron, reseau neuronal). Interet pour les optimisations de la micro-architecture et les performances du processeur (Surface, consommation, frequence, et instructions par cycle ratio). Equipe de 10 personnes.
  PMP certification obtenue en novembre 2017.
  
  Avril 2015 - Decembre 2016: Secondement programme en tant que Chef de projet d'un processeur pour applications temps réel (Cortex-R8). Processeur dedie au marche des modem dans la téléphonie mobile (4G, A-LTE, 5G). Equipe internationale, multi-site. 15 personnes. Connaissance parfaite du cycle de vie d'un projet, ayant gere les phases d'initiation, de planification, d'execution, de monitoring/controle, et d'achevement dans les domaines de la definition du cahier des charges, du planning, des ressources humaines et materielles, des risques, des couts, de la qualite, de la communication, et de la sous-traintance.
  
  Janvier 2014 - Mars 2015: Project leader de la prefecth Unit du Cortex-A73 (ARMv8 processeur pour la telephonie mobile). 3 personnes.
  
  Juin 2008 - Decembre 2013: Project leader d'un processeur pour applications temps réel (Cortex-R7). Processeur dedie au marche des modem dans la téléphonie mobile (4G). Travail de planification, organisation, coordination, suivi de l'execution, respect des standards, garant de la qualite, et gestion des risques. Etroite collaboration avec le chef de produit et gerant les contacts clients. Equipe internationale, multi-site. 20+ personnes - 1 brevet depose.
  
  Janvier 2005 - Mai 2008: Project leader (unite flottante du Cortex-A9, ARM11 MPCore testchip). Equipe de 3 personnes- 1 brevet depose.
  
  Fevrier 2002 - Decembre 2004: Designer de la data Cache et de l'instruction Cache du processor ARM1176.
  

• VLSI Technology/Philips Semiconductor - Ingenieur conception en micro-electronique

  1997 - 2002 Responsable de la conception d'une plateforme pour les stations de base en telephonie mobile (2.5 G). Plateforme intergrant un DSP PALM, process 0,25 um - equipe de 3 personnes.
  
  Implementation depuis la synthese jusqu'au placement routage de processeurs ARM et de DSP PALM 16-bit
  
  Conception d'un codeur/decodeur de Viterbi (accelerateur materiel couple avec un processeur)

• EuroMIPS Systems - Ingenieur Conception en micro-electronique

  1996 - 1997 Conception et d'une carte a puce a base d'un processeur 32-bit (ARM7TDMI), integrant de la memoire FLASH, une MPU et une PLL - process 0,72 um. Conception allant de la specification au GDSII, et jusqu'a la verifiction sur silicium.
  
  Etude et conception d'un coprocesseur cryptographique (DES) pour processeur ARM.
  
  Ecriture comportementale en VHDL d'un processeur RISC 16-bit.

• Marine Nationale - Enseignement de traitement du signal et de communications numeriques

  Paris 1995 - 1996 (Officier de reserve - Service militaire)

Formations

• Ecole Nationale Supérieure Des Télécommunications

  Brest 1992 - 1995 Circuit Integre des Telecoms

Réseau

• Aude GALOUYE

• Cécile TALIGNANI

• Christelle GOURIOU

• Christophe IMBERT

• Francois CHARLOT

• François MOYNE

• Hugues BEAURAIN

• Isabelle MURARD

• Patrick RIOS