Matthieu CHAVENEAU

Mission pour Sensitive Object (Boulogne Billancourt – France).
Ingénieur d'étude

Développement du software de solutions tactiles.
- Transmettre à Geensys les road maps et la stratégie client,
- Superviser la gestion de configuration sur le site de Sensitive Object,
- Analyser et clarifier les spécifications,
- Intégrer et valider les différentes plateformes,
- Donner de la visibilité sur les demandes de corrections et d’évolution.

Langages : C, Assembleur Freescale et Microchip
Outils : TestLink, Mantis, Code Warrior, SVN

---------------------------------------------------------------------------
Mission pour Theraclion (Paris XIV).
Ingénieur Qualité, Intégration et Validation
11/09 - 12/09 : GEENSYS (Boulogne Billancourt - France).

Qualification d’une application de traitement médical.

- Revue des spécifications
- Mise en place d’une stratégie de test
- Administration de l’environnement de test : TestLink, Mantis, Reqtify
- Rédaction des Plans de Tests et des Procédures, en anglais
- Passage des tests (intégration, validation)
- Reporting très régulier sur tenue des délais, indicateurs de performance, matrice de traçabilité

Outils : TestLink, Mantis, Reqtify
Norme : FDA

---------------------------------------------------------------------------
Mission pour la RATP
Ingénieur développement et validation ControlBuild
08/09 – 09/09 : GEENSYS (Nancy - France)

Modélisation et validation de schémas de signalisation du RER A

- Saisie de schémas électriques
- Rédaction de scénarios pour la validation globale de la signalisation

Outils utilisés : ControlBuild

---------------------------------------------------------------------------
Mission chez ALSTOM (Villeurbanne - France)
Ingénieur Qualité Processus
06/09 – 07/09 : GEENSYS (Brest - France / Hô-Chi-Minh Ville - Vietnam)

Audit qualité sur la validation ControlBuild

Intervention sur le site d’Alstom
- Déroulement du plan de test
- Compréhension de la philosophie de validation ControlBuild d’Alstom
Intervention sur le site de Geensys Brest
- Transmission des connaissances et savoir-faire Alstom aux équipes de développement
- Enrichissement du plan de test
- Amélioration des processus de validation ControlBuild Geensys
- Rédaction de documents autorisant la livraison de ControlBuild à Alstom
Intervention sur le site de Geensys Vietnam
- Transmission des connaissances et savoir-faire Alstom aux équipes validation
- Mise en place des processus qualité

Outils utilisés : ControlBuild, TestStand

---------------------------------------------------------------------------
Ingénieur Electronique Numérique
03/09 – 05/09 : GEENSYS (Boulogne Billancourt - France)

Mise en place d’un training FPGA Altera Cyclone III avec Nios II

Rédaction des spécifications
Création du training
- Réalisation du design du FPGA (VGA, UART, DDR).
- Développement du programme en C du Nios II.
Rédaction de la notice du training.

Langages : VHDL, C
Outils utilisés : Quartus, Nios II EDS, HyperTerminal
Normes : RS232, VGA

---------------------------------------------------------------------------
Mission chez PROENGIN (Saint-Cyr l’Ecole - France)
Ingénieur Informatique Industrielle
10/08 – 02/09 : GEENSYS (Boulogne Billancourt - France)

Automatisation logicielle d’un banc de tests pour détecteurs optiques de gaz.

Etude du dispositif de tests à automatiser.
Rédaction des spécifications.
Création d’un logiciel : séquenceur contrôlant l'enceinte climatique et les détecteurs
- Identification des fonctions nécessaires
- Développement des différentes fonctions
Validation
- Rédaction des plans de tests
- Vérification fonctionnelle des fonctions nécessaires
- Validation et débogage
Rédaction de la documentation technique

Langages : Visual Basic
Outils utilisés : Visual Studio, Port COM, Protocole ModBus
Normes : RS232, RS485

Stage de fin d’étude : ingénieur électronique hardware

Architecture hardcore V5 et liens haut débit

Etude des spécifications du PCI Express
Prise en main de l’IP Xilinx PCI Express
Implémentation d’un lien PCI Express entre deux FPGAs (Virtex5 et Virtex4)
- Etude d’une application chiffrée de Xilinx
- Modification de l’IP PCI Express
Implémentation d’un lien PCI Express entre un FPGA Virtex5 et un PC
- Développement d’une application VHDL
- Développement d’une application C pour piloter la carte FPGA
Evaluation des performances du lien
Rédaction de documents techniques

Langages : VHDL, C
Outils utilisés : Xilinx ISE, IP Xilinx PCI Express, ModelSim, WinDriver
Normes : PCI Express

Stage technique

Conception de la carte VISION du robot MIRO. MIRO est un robot éducatif de l’ESEO. La carte VISION comporte un FPGA, une mémoire SRAM, un microcontrôleur et une caméra.

Définir et concevoir la partie hardware de la carte « vision » du robot MIRO.
- Choix des composants
- Alimentation de la carte
- Connections inter-composants
Effectuer le portage VHDL d’une solution Altera vers une solution Xilinx
Concevoir le code C permettant la communication, via bus CAN, avec les autres cartes.

Langages : VHDL, C
Outils utilisés : Xilinx ISE, ModelSim, Capture, Orcad Pspice