Mes compétences :
Électronique
Language C
VHDL FPGA et Matlab
Gestion de projets
Entreprises
Viveris technologies
RUNGISmaintenant
Viveris Technologies
RUNGISmaintenant
Zodiac ECE
- Project Manager
2013 - maintenant
Viveris Technologies
- Responsable Projets
RUNGIS2011 - maintenant- Réalisation de Spécification de cartes au norme C3/K3 pour piloter des électrovannes dans des centrales nucléaires pour Alstom Power
- Responsable projet sur un simulatuer d'alarme pour Alstom Power
- Responsable Projet sur le portage des moyens de tests de cartes Electronique de la Ratp sur l'ODTGEN pour la RATP
- Suivie de la fabrication de l'ensemble de cartes électronique pour le DGFS pour Alstom Grid
- Suivie de fabrication et de modification de cartes électronique pour un système de mesure et test sur des réseaux triphasés pour le compte de SCLE
- Réalisation d'une carte électronique pour la detection de tension au borne d'un thyristor pour le système DFGS pour Alstom Grid
2007 - 2007RT-LAB est une plateforme temps réel distribuée qui facilite le processus de design de systèmes d'ingénierie en aidant les ingénieurs à faire passer leur modèles dynamiques Simulink ou SystemBuild à une version temps réel avec matériel dans la boucle
Alors que les modèles traditionnels de processeurs fonctionnent de façon séquentielle, en suivant une série d’instructions, les processeurs FPGA effectuent des opérations de façon parallèle, ce qui en fait l’outil idéal pour la simulation rapide de modèles composés d'éléments peu tributaires les uns des autres. Voici quelques exemples d’utilisations déjà réalisées avec RT-XSG :
- générateurs haute vitesse de formes d’onde analogiques, numériques ou les deux
traitement, fenêtrage et analyse de signaux
- simulation intégrée de modèles rigides (à dynamiques très rapides), comme les modèles de moteurs électriques.
RT-XSG fait en sorte que le code des processeurs d’exécution FPGA soit inclus à l’intérieur d’un modèle plus complexe de simulation en temps réel. Ce dernier comprend tous les éléments de la simulation ; le code C et le code HDL des FPGA sont automatiquement générés et transmis par RT-XSG. De cette façon, on peut ainsi créer du code HDL pour les FPGA sans connaître ce langage.
Le but du stage est de prendre en main le produit XSG et de développer des modules logiciels, répondant aux besoins des clients de B2i.
Prise en main des produits (RT-LAB, XSG)
Spécifications des modules (Bit Stream)
Réalisation des modules
Validation
Rédiger une procédure de génération d’un Bit Stream
Support de formation
http://www.opalrt.com/fr/index
Viveris Technologies
- Ingénieur d'Etude
RUNGIS2007 - 2011- Réalisation hardware du Module Tete de Passerelle (FPGA Actel, C-Pci, ModBus) pour Alstom Power
- Spécification du calculateur embarqué de la B0 pour Pininfarina/MAE
- Validation du NSS (réseau de Bord) de l'A380 pour Sagem
Emulsar
- Stagiaire Technicien Supérieur (4 mois)
2006 - 2006Conception d'une carte pour contrôler des actionneurs piézo-électriques. Cette carte était à base d’amplificateur de classe D et de FPGA.
J'ai pu mettre en oeuvre mes connaissances dans l'électronique numérique et analogique. De plus, j'ai pu etre formé par Avnet au logiciel Xilinx.
Atari Entertainement Europe /Infogramme France
- Stagiaire (3mois)
2004 - 2004Etude de marché sur le business "des jeux en lignes"
SISE
- Stagiaire Technicien Supérieur (4 mois)
2003 - 2003Dans le cadre de mon stage de fin d'année, j'ai développé pour un client de la société SISE, un boîtier d'interface de communication CAN/Série. La finalité de ce produit étant la connexion des produits de la société SISE (régulateur de température, système de contrôle d'injection) avec les produits de leurs client utilisants des nouvelles normes de communication.
