Menu

Mohamed NAHID

Paris

En résumé

Je suis à la recherche d'une nouvelle opportunité, C’est avec l'envie d'apporter mon savoir-faire et de participer au développement de l'entreprise.

J'ai acquis au cours de mes expériences professionnelles les qualités d'écoute et de compréhension nécessaires, Je suis très dynamique, rigoureux, investi dans mes projets, j'ai de très bonnes qualités relationnelles et de bonnes capacités d'adaptation.

Mes connaissances techniques et pratiques dans le domaine de l’Électronique, la Microélectronique, la Télécommunication, et l’imagerie ainsi que ma capacité d'analyse et de synthèse et aussi ma motivation et mon dynamisme me permettront d'intégrer facilement et de mettre en pratique mon savoir-faire et savoir être.

je suis à la recherche d'un poste en tant qu'ingénieur en Design & Vérification FPGA
mais je serais ouvert à toute propositions

Je me tiens dès aujourd'hui à votre disposition pour convenir d'une date d'entretien et vous fournir toutes les informations complémentaires que vous jugeriez nécessaires.

Mes compétences :
ADS
JAVA
Modelsim
Assembleur
Workbench
QUARTUS II
SystemC
Nanotechnologies
Electronique Analogiques et Numérique
Unix/Linux
Semiconducteurs
Microélectronique et Nanoéletronique
ASIC
Cadence
Python
OVM/UVM
Script TCL/TK
VHDL/VERILOG/SYSTEMVERILOG
MATLAB/Simulink
C/C++

Entreprises

  • Safran - Ingénieur Électronique Vérification & Validation FPGA

    Paris 2019 - maintenant Vérification Virtuelle d’un système aéronautique de destitution d’énergie via un réseau de contacteur, avion MC21 Irkut.

    Réalisations :
    • Élaboration des revues pour les documents d’entrés [PLDRD, PLDDD, REGISTER_MAP, HPID, IADT]
    • Vérification Virtuelle et Qualification des models.
    • Développement des procédures de test (modulaire et top level) pour la vérification virtuelle
    • Développement des scenarios de Test case virtuel (modulaire et top level) en vhdl
    • Effectuer les simulations fonctionnelles sous Modelsim
    • Détection des bugs
    • Validation des procédures de test.
    • Remplissage et Validation des résultats

    Environnements techniques :
    • Système : Windows
    • Langage : VHDL.
    • Outils : ModelSim, Questa
    • Normes : DO254

  • Zodiac Aerospace - Ingénieur Électronique Vérification & Validation FPGA

    2017 - maintenant Vérification Virtuelle d’un système aéronautique de destitution d’énergie via un réseau de contacteur, avion G7000 Bombardier.

    Réalisations :
    • Elaboration des revues pour les documents d’entrés [PLDRD, PLDDD, REGISTER_MAP, HPID, IADT]
    • Vérification Virtuelle et Qualification des models.
    • Développement des procédures de test (modulaire et top level) pour la vérification virtuelle
    • Développement des scenarios de Test case virtuel (modulaire et top level) en vhdl
    • Effectuer les simulations fonctionnelles sous Modelsim
    • Détection des bugs
    • Validation des procédures de test.
    • Remplissage et Validation des résultats

    Environnements techniques :
    • Système : Windows
    • Langage : VHDL.
    • Outils : ModelSim, Questa
    • Normes : DO254

  • CENTUM ADENEO - Ingénieur Electronique FPGA

    Ecully 2016 - maintenant Vérification Virtuelle et Physique d’un système de contrôleur de Stabilisation Horizontale, avion KC390 Embraer.

    Réalisations :
    • Développement des Objectifs de test des exigences via le DRS (Device Requirements Spécification).
    • Vérification Virtuelle et Qualification des modules.
    • Développement des procédures de test pour la vérification virtuelle et physique
    • Effectuer les simulations fonctionnelles sous Modelsim
    • Détection des bugs
    • Vérification et Validation des procédures de test.
    • Analyse Code coverage.

    Environnements techniques :
    • Système : Windows
    • Langage : VHDL.
    • Outils : ModelSim, LabView
    • Normes : DO254

  • Adetel Group - Utilisation d’une nouvelle méthodologie de vérification des systèmes numérique basé sur OVM/UVM

    Ecully 2016 - 2016 Objectifs :
    • Se familiariser avec la méthodologie de vérification.
    • Définir les éléments de la nouvelle méthode de vérification.
    • Créer un design référence permettant d’implémenter la nouvelle méthode de vérification.

    Réalisations :
    • Se familiariser avec la méthodologie de vérification d’ADETEL.
    • Découvrir qu’est ce que les nouvelles méthodologies OVM et UVM et fournir les avantages et les inconvénients.
    • Comparaison des méthodologies ADETEL et OVM/UVM.
    • Faire une auto-formation en Verilog et SystemVerilog
    • Réalisation un model en Verilog.
    • Définition les éléments de cette nouvelle méthodologie de vérification.
    • Créer un design référence permettant d’implémenter la nouvelle méthode de vérification.
    • Réalisation des comptes rendus hebdomadaire.

    Environnements techniques :
    • Système : Windows
    • Langage : VHDL, Verilog, SystemVerilog, langage de script TCL/TK.
    • Outils : ModelSim.
    • Normes : DO254

  • SEFIndustie - Stagiaire : Implémentation d'une solution radio-logicielle en réception.

    2014 - 2014 Objectifs :
    Ce stage est en collaboration entre l’entreprise SEFIndustrie à Fontenay-Trésigny et laboratoire ETIS de l’ENSEA Cergy.

    Le but de stage serait d’aboutir à une plateforme radio qui pourrait se paramétrer avec presque tous types de modulations FM par soft et par une carte fille existante de réception analogique que l’on peut adapter suivant la porteuse traitée pour permettre de recevoir les 59 canaux dans la bande de 68-80 MHz.

    Réalisations :
    • Proposition d'une solution.
    • Etude, choix de composants FPGA et des outils adaptés.
    • Développement de design en VHDL
    • Définition des procédures de tests et de validation
    • Réalisation de tests virtuelle et physique.
    • Intégration et la validation sur la cible FPGA
    • Réalisation des comptes rendus mensuels.
    • Faire des présentations mensuelles

    Environnements techniques :
    • Système : Windows
    • Langage : VHDL
    • Outils : Quartus, ModelSim, Matlab/simulink

  • Université de Rennes 1 - Projet en Salle Blanche : Réalisation de circuits intégrés MOS

    2013 - 2013 Réalisation de circuits intégrés MOS (Métal Oxyde Semiconductor), cette technologique composé de transistors de type PMOS.

    La filière MOS (Métal Oxyde Semiconductor) est une filière technologique permettant la fabrication des composants électroniques de très faible dimension. Elle regroupe différentes étapes de fabrications telles que :
    o l’oxydation.
    o dépôt de couches.
    o la photolithographie.
    o la gravure.
    o l’implantation et la métallisation.

  • Université de Rennes 1 - Projet : Traitement du signal sur une carte FPGA

    2013 - 2014 Objectifs :
    • Traiter les données provenant d'un système radar sur une carte FPGA
    • Envisager le traitement grâce à différents filtres pour garder l'information intéressante.
    • Trouver le temps de trajet à l’antenne.
    • Déterminer la position de cible
    • Enregistrer ces données sur une carte SD externe

    Réalisations :
    • Etude bibliographique
    • Réalisation une transformée de Fourier pour passer dans le domaine fréquentielle
    • Envisager le traitement grâce à différents filtres pour garder uniquement l'information intéressante.
    • Trouver le temps de trajet à l’antenne.

    Environnements techniques :
    • Système : Windows
    • Langage : VHDL
    • Outils : ModelSim, Matlab, Quartus, simulink

  • Grenoble INP - Phelma - Projet : Cryptographie et implémentation sur FPGA d'un algorithme DES

    Grenoble Cedex 1 2013 - 2013 Objectifs :
    L'objectif de projet est d'implémenter l’algorithme DES sur FPGA.

    Réalisations :
    • Etude bibliographique de l’algorithme DES et Cryptage.
    • Proposition d'une architecture.
    • Choix des composants
    • Conception schématique.
    • Codage VHDL et test de chaque bloc.
    • Simulation et Synthèse
    • Placement/Routage
    • Configuration.

    Environnements techniques :
    • Système : UNIX
    • Langage : VHDL
    • Outils : Modelsim

  • Grenoble INP - Phelma - Projet en Salle Blanche: Réalisation de circuits intégrés MOSTEC

    Grenoble Cedex 1 2013 - 2013 Réalisation de circuits intégrés MOSTEC (Métal- Oxyde-Silicium TEChnologie transistors MOS A Grilles non submicronique en Polysilicuim)

    La filière MOS (Métal Oxyde Semiconductor) est une filière technologique permettant la fabrication des composants électroniques de très faible dimension. Elle regroupe différentes étapes de fabrications telles que :
    o l’oxydation.
    o dépôt de couches.
    o la photolithographie.
    o la gravure.
    o l’implantation et la métallisation.

  • ISAE (Institut Supérieur de l'Aéronautique et de l'Espace) - Stagiaire: Imagerie THz à base de Laser à Cascade Quantique.

    Toulouse 2012 - 2012 Objectifs :
    • Étude de l’image d’un objet traversé par un faisceau pour extraire une information sur la transmittance de l’objet imagé.
    • Réalisation de l’expérience.

    Réalisations :
    • Une étude des propriétés des ondes et des applications THz.
    • Une étude bibliographique des détecteurs et des sources THz.
    • Réalisation de l’expérience qui basée sur :
    • Une source des lasers à semi-conducteurs (Laser à Cascade Quantique).
    • Une caméra thermique.
    • Un de l’objet connu afin de déterminer ses paramètres à partir de l’image obtenue à l’aide d’une caméra thermique.
    • Traitement de l’image obtenue par une caméra sous Matlab pour déterminer les parametres de l’objet.

    Environnements techniques :
    • Système : Windows
    • Outils : Matlab.

Formations

  • ULCO

    Calais 2014 - 2016 Master 2 professionnel

    Cette formation Master a pour mission de former des intervenants professionnels capables de spécifier, concevoir et de mettre en œuvre des systèmes relatifs au traitement de l’information, de l’image, de la vision et de l’automatique.

    Le titulaire du diplôme de ce master mène à bien des missions pluridisciplinaires techniques et scientifiques dans les domaines liés aux :

    • Systèmes de traitemen

  • Université Rennes 1

    Rennes 2013 - 2014 Master Electronique et Télécommunications

    Cette spécialité co-habilitée avec l'école d'ingénieurs Supélec Rennes et comporte:
    o Microélectronique : Process de fabrication, Réalisation technologiques
    o Architecture des Systèmes Électroniques
    o Processeur Embarqués (GPP, GPU, DSP).
    o Test et Validation.
    o Systèmes Embarqués : Électronique Embarqués (ASIC, FPGA, NIOS), SoC.
    o Informatique :Traitement d’image en C/C++
    o Traitement de

  • Grenoble INP Phelma

    Grenoble 2012 - 2013 Ingénieur

    cette filière a pour objectif de de former des ingénieurs et des chercheurs dans la microélectronique numérique, analogique embarquée et des systèmes sur puce, Cette spécialité comporte :
    - Technologie microélectronique.
    - Conception des circuits intégrés
    - Flot de conception microélectronique.
    - Conception numérique VLSI.
    - Architectures de systèmes intégrés.
    - Modélisation de circuits numé

  • UFR Sciences Et Techniques

    Besancon 2011 - 2012 Master 2 Image Informatique et Ingénierie

    Cette formation co-habilitée avec l'université de Dijon,comporte des grandes parties relatives:
    o Aux circuits spécialisés (FPGAs,DSPs et SOCs).
    o Aux capteurs (CCD,CMOS,Caméras).
    o Aux images (traitement,stockage,bases de données).
    o À l'analyse de ces images (biométrie,télédétection,reconnaissance d'objets).
    o À l'imagerie médicale (radiographie,scanner, IRM, tomographie à émission de posi

  • Université Hassan II Faculté Des Sciences De Ben M'Sik

    Casablanca 2010 - 2011 Master 1 Traitemet de l'information

    Cette formation de niveau Bac+4 comporte :
    - Électronique Numérique Avancée.
    - Électronique embarqué (CPLD, FPGA).
    - Technologies des composants Électroniques (Semi-conducteurs, Circuits intégrés, composants Optoélectroniques).
    - Traitement de signal.
    - Informatique générale (SE+UNIX, C++ sous UNIX)
    - Informatique Industrielle.
    - Automatique.
    - Électrotechnique & Électronique de puissance.

Réseau

Annuaire des membres :