Nicolas Dennilauler
Responsable de Coordinateurs Techniques de Projets, Logicom
Pilotage de projet
Négociations
Gestion de spécifications, de validations et de réalisation de démonstrateurs.
Pilotage du développement jusqu'à la recette complète du système et de ses pièces (électronique, logiciel embarqué, Télecoms)
Management d'équipe
Marketing
Automobile, Electronique, Multimedia, Connectivité, Wireless
Management des Coordinateurs Techniques de Projets.
Gestion des Spécifications, des Tests et de la Validation, de la Qualité, de l’Inspection des Produits.
Multimédia : Lecteurs MP3 et Vidéo, Caméscopes, Télévisions TNT Portables, Téléphonie, Tablettes.
Négociation des fonctions avec le Marketing, les Achats et les Fournisseurs Chinois.
Planification et suivit des Projets.
Mise en place de Méthodologies et Procédures pour augmenter la Production et la Qualité.
Veille Technologique et des Normes.
Référent Technique.
2010 - 2011Chef de projet système multimédia
En charge du pilotage de projet
Négociation des fonctionnalités du système avec des représentants de sociétés partenaires pour le déploiement du véhicule électrique.
Gestion de la spécification, de la validation fonctionnelle et de la réalisation de démonstrateurs.
En charge du pilotage du développement jusqu'à la recette complète du système et de ses pièces (électronique, logiciel embarqué, Télecoms)
Technocentre au sein de la DIESE.
2007 - 2010Etudes de Marché GPS (RF, Puces et Logiciels)
Comparaison des Offres
Analyse de la concurrence
Présentation des produits aux clients
Bancs de tests
GPS, Wireless, Telecoms
Ingénieur Sénior de Conception Analogique et RF, Cambridge Silicon Radio (Cambridge, UK) www.csr.com
2000 - 2007Développement de Circuits Intégrés
Supervision d’un groupe d’Ingénieurs débutants
Travail sur différents Projets et Technologies CMOS de 0.35 um à 65 nm de TSMC et ST
Spécification, Conception, Simulation et Layout de cellules : ADCs, DACs, PLLs et PA à 2.45GHz
Semi-conducteurs RF
Réduction des Capacités Parasites
Transmetteurs et Récepteurs
Amélioration de Circuits : I/O PADs, Oscillateur Interne, Bandgap, VCO à 2.45GHz
Diviseurs de Fréquence et Fonctions Logiques Complexes
Paramétrage du Logiciel de Layout suivant la Technologie des Semi-conducteurs
Layout et Vérification de différents Circuits
Inducteurs « On-Chip »
2000 - 2000Simulation et Caractérisation d’une PLL sur la Technologie 0.18 m de TSMC.
Rétro-ingénierie de trois PLLs.
Conception et Simulation d’une PLL avec Simulink réduisant le Temps de Simulation et obtenant un Modèle Précis.