Romain Brillu
Doctorant Cifre, Thales R&T Palaiseau Campus Ecole Polytechnique
Bonjour,
Actuellement en première année de doctorat, je partage mon temps entre le laboratoire des systèmes embarqués de Thales Research and Technology et le laboratoire du Cairn de l'IRISA à Lannion.
Le sujet de ma thèse est la définition d'une architecture manycore hétérogène basé sur des accélérateur dédié avec un modèle exécution unifié.Ces travaux s'effectuent au sein du projet de recherhce européen flextiles ( http://flextiles.eu/WordPress3/ ).
Parallèlement à ces travaux, je participe égalementau portage d'une application de Thales Alenia Space. Pour ce faire un travail d'adéquation algorithme architecture devra être réalisé afin de fournir une architecture hardware le plus adapter en terme de puissance de calcul, consommation, surface de silicium ...
Je reste à votre disposition pour toutes question sur mes travaux de recherche ou sur mon parcours.
136 contacts2011 - 2014Conception d'une architecture manycore hétérogène.
Cette architecture 3D se compose de deux couches une couche multiprocesseur composée à la fois de processeur généraliste et de DSP. Mais aussi d'une couche eFPGA re-configurable dynamiquement permettant de mettre en oeuvre des accélérateurs dataflow ou micro-programmé.
Mon travail vise donc à réaliser l'interfaçage entre la couche multiprocesseur et la couche eFPGA ainsi que la définition de l'architecture d'une tuile et d'un cluster.
Parallèlement je porte un algorithme de la division Thales Alenia Space vers cible FPGA. Pour se faire je dois préalablement transposer le code en langage C et ensuite faire une exploration d'architecture.
VHDL
C
MATLAB
Architecture Manycore/Multicore
3D Stacking,TSV,Sérialisation(SERDES)
NOC
BUS
FPGA
Reconfiguration dynamique
2010 - 2011Contrat de professionnalisation a Thales Research et Technology (Palaiseau-Ecole Polytechnique,France)
• Conception d’un processeur VLIW en langage VHDL (Xilinx) et langage C.
• Portage de l’algorithme de Surf vers cible FPGA( Codage en langage C, VHDL, Xilinx).
2010 - 2010Stage de quatorze semaines à Alstom (Stafford, Angleterre) avec :
• Mise en place de procédures de tests et de contrôles pour la gestion d’une ligne de transmission électrique entre la France et l’Angleterre.
• Programmation de carte FPGA (VHDL , ALTERA)
• Initiation à la technologie Profibus, développement de cartes et d’armoires électroniques.
• Utilisation des logiciels : Matlab, Visio, Modelsim, Quartus