Xavier CHBANI

Xavier CHBANI

Senior SOC design engineer, STMicroelectronics
 

Précédents : INPG - ENSERG, Lycée Jean Perrin

Parcours

IP development leader

Chez ST-Ericsson

De août 2012 à janvier 2013
Digital IP developments supervision. Location: Grenoble, France.
 

Digital IP portfolio responsible

Chez ST-Ericsson

De août 2011 à juillet 2012
Interface IPs development group, within the Digital SOC division.  IP developments supervision (functional role).  Design flow and development process improvement for IPs and subsystems.  Fpga prototyping activity creation and ramp-up (focusing on IP validation and IOT). Location: Rabat, ...
Lire la suite
 

IP Design Manager

Chez ST-Ericsson

De 2008 à août 2011
Line manager of a digital IPs design group: Design, Verification, EDA – 52 people overall.  Management of three lines involved in IP development activities: RTL design, functional verification, EDA support.  IP portfolio composed of serial interfaces, memory interfaces, cryptographic accelerators, ...
Lire la suite
 

SOC integration leader

Chez STMicroelectronics

De octobre 2005 à octobre 2007
SOC integration leader. 3G/HSPA baseband devices with advanced multimedia features (38 million units produced). Functional manager (object leader) for a 10 people RTL integration team. Responsible for SOC RTL releases’ execution, with strong focus on predictability and quality of the deliveries. ...
Lire la suite
 

Frontend Design Engineer

Chez STMicroelectronics

De février 2005 à novembre 2005
SOC integration at our customer (Ericsson Mobile Platforms - EMP). Location: Lund, Sweden.
 

INPG - ENSERG, Grenoble

Diplome d'Ingenieur en Microelectronique, Electronique - Informatique - Télécommunications

De septembre 1995 à juin 1998
Option: Systemes de Traitement du Signal
 

Compétences

 
  • Electronique numérique