Xavier Martin

Depuis septembre 2010: LETI, Grenoble
Conception de la couche Physical Layer d’un système de communication low rate personnal area network
conforme au standard IEEE 802.15.4a (Zigbee customisé) et utilisant un front end analogique Ultra Large Bande
(UWB).

Mai-Aout 2010: Schneider, Grenoble - 4 mois
Faisabilité et étude d'architecture d'un SoC basé sur un processeur ARM Cortex-M3 pour la mesure de tension/Courant faible et fréquence.
Faisabilité, Spécification, conception détaillée, design et validation

Avril-Décembre 2009: In house project, Belgrade (Serbie)
MC6809: Reverse engineering du microprocesseur Motorola MC6809 en VHDL.
Spécification, conception détaillée, RTL vérification, on board validation.

Avril 2009 - Forfait Alstom transport, Belgrade (Serbie) - 2 semaines
MC68824: faisabilité et estimation de charge humaine pour le reverse engineering du micro-controlleur token ring MC68824

Aout 2008-Mars 2009- Forfait Texas Instrument, Belgrade (Serbie) - 8 mois
Sacramento: validation Top level d'IP Timer et "DigRF 2G/3G" en utilisant un environnement de co-simulation C/VHDL

Juillet 2008 - Forfait Alstom transport, Grenoble - 2 semaines
Agate 2000: faisabilité et estimation de charge humaine pour la validation de FPGA Xilinx et CPLD Altera en vu d'atteindre des niveaux de couverture de code conformes au standard ferroviaire de qualité SIL4.

Juin 2008 – Forfait Schneider-Electric France, Grenoble – 1 mois
Precipitator : Debug hardware (carte et code FPGA) suite à des problèmes survenus pendant la phase d’intégration du système dans un environnement créant de forts champs électromagnétiques.

Mars-Mai 2008 – Forfait Gulfstream, Grenoble – 2.5 mois
Projet P20, dans le cadre de la conception d'un calculateur de commande de vol électrique primaire du G650 et dans un contexte de qualité DO254 de niveau A, rédaction des scénarios de validation d’un prototype FPGA.

Janvier-Mars 2008 – Forfait Sagem Electronique, Grenoble – 2.5 mois
LGEM (Land Gear Emergency Monitoring): Développement d'un test bench VHDL au sein d'une équipe de quatre personnes, afin de valider le FPGA de monitoring pour l'ouverture de secours des trains d'atterrissage de l'A400M.

Codeur HDTV EM3000 : développement VHDL, pour l'encapsulation de donnée de complexité de la vidéo par macrobloc.
Vérification et test carte codeur Vidéo Mustang permettant la compression au format mpeg4 d’une voie vidéo HD (1080i ou 720p – 50Hz, 60Hz ou 59.94Hz)

ASIC Mustang: Mise en place d’une carte d’évaluation pour le composant Mustang, composant de compression et de décompression nouvelle génération en temps réelle H264, MPEG2,pour des composantes vidéo 4 :2 :2 vidéo SDTV et HDTV

VIBE HDTV: Responsable FPGA de la carte HD Vidéo encoder - VIBE HD intermédiaire à base de DSP