Youssef LETAIEF

En résumé

Entreprises

• LNE - Stagiaire

  Paris 2016 - 2016 Conception d’un contrôleur de trois convertisseurs numérique-analogique (CNA) « AD5791 » sur FPGA et implémentation du dispositif sur le Microscope à Force Atomique métrologique (mAFM):
  » Codage RTL, simulation, synthèse sous Vivado.
  » Implémentation et validation du code développé sous le contrôleur de l’AFM via LabVIEW.
  » La caractérisation des nouvelles performances atteintes avec le mAFM.
  Environnement: VHDL, QuestaSim, Vivado, LabVIEW FPGA/Real-Time, NI PXI-7852R, Virtex-5 Xilinx.

• UPMC - Etudiant

  Paris 2015 - 2016 Conception d’une IP pour optimiser le temps d’exécution d’un programme écrit en C qui exécute un réseau de neurones de reconnaissance de caractères :
  » Profilage des différentes fonctions afin d’identifier la fonction de chronophage.
  » Développement d'un code en C pour convertir les valeurs flottantes en valeurs à virgule fixe.
  » Codage RTL de l’IP, synthèse et placement-routage sous Vivado.
  » Test sur carte Zynq-7000 d’Xilinx.
  Environnement: C, VHDL, TCL, AXI4, QuestaSim, Vivado, ARM Cortex-A9, Zynq-7000 Xilinx.
  
  

• HCELL-ENGINEERING - Ingénieur développement FPGA (DO-254 / DAL A)

  2014 - 2015 » Projets : Développement de trois IP pour Zodiac Aerospace : AFDX adapter, Flash-NOR memory controller et MRAM memory controller :
  • Codage RTL, simulation, synthèse et placement-routage (pour projet MRAM).
  • Elaboration du plan de vérification virtuelle et physique.
  • Vérification virtuelle: implémentation scripts et testbenchs, simulation RTL et analyse de rapport de la couverture de code RTL.
  • Vérification physique : génération d’un système NIOS II intégrant l’IP développée, développement de software en C et exécution des tests sur le kit d’ALTERA ARRIA-10.
  
  » Projet: Calculateur de freinage du «Learjet 85» pour Sagem D&S:
  • Rédaction des procédures de tests virtuels et physiques.
  • Implémentation de l’environnement de vérification virtuel: testbench, modules externes en VHDL communicants avec le FPGA, génération de stimuli, génération des rapports des résultats, scripts TCL pour l’automatisation des tests.
  • Exécution des tests et rédaction du compte rendu des problèmes.

• HCELL-ENGINEERING - Projet de Fin d'études

  2014 - 2014 Développement d’un environnement de test physique de cinq FPGA d’un calculateur avionique en utilisant LABVIEW (contexte DO-254, DAL A) :
  » Identification de l’architecture de tests physiques.
  » Choix d’une carte d’interface entre PC et FPGA : carte à base d’un FPGA de National Instruments.
  » Conception de 4 protocoles de communication (SPI, ARINC429, SDA, EBI): Codage RTL en VHDL,
  simulation, synthèse.
  » Intégration de ces IP sous LABVIEW FPGA, implémentation et automatisation des tests.
  Environnement: VHDL, TCL, ModelSim, Libero IDE, Synplify Pro, LabWindows, LabVIEW FPGA, NI PCIe-7841R.

• Société Industrielle des Textiles « SITEX » - Stagiaire

  2013 - 2013 - Analyse des Modes de Défaillance, de leurs effets et de leur Criticité (AMDEC) d’une
  machine automatique de bobinage du fil.
  - Contribution à l’élaboration d’un plan de maintenance préventive pour cette machine.
  - Contribution à la réparation de cette dernière (changement des moteurs, des réducteurs de
  vitesse, des poulies et des garnitures de frein).

• Insat - Projet Personnel Professionnel

  Tunis 2013 - 2013 Commande d’une chaîne « capteur multimètre » moyennement l’utilisation de LABVIEW:
  • Réalisation d’une interface utilisateur pour commander et recevoir des données d’un multimètre Keithley à travers une connexion RS232.
  • Calcul statistique et enregistrement des données dans un fichier Excel.
  

• Manufacture Electro technique « METS, DRAEXLMAIER Group» - Stagiaire

  2012 - 2012 Contribution à la maintenance préventive des machines de traitement des câbles électriques (découpage, dénudation et sertissage).

• Société Générale Informatique (SGI) - Stagiaire

  2010 - 2010 Réparation des ordinateurs.

Formations

• Université Pierre Et Marie Curie Paris 6 (UPMC) (Paris)

  Paris 2015 - 2016 Master en informatique

• Insat De Tunisie (Tunis)

  Tunis 2011 - 2014 Diplome ingénieur

• Institut National Des Sciences Appliquées Et De Technologie (INSAT) (Tunis)

  Tunis 2009 - 2011 Cycle préparatoire intégré
  
  Rang 5/100 à l’admission en cycle ingénieur de l’INSAT.

Réseau

• Achref BOUSSELMI

• Aloui AYMEN

• C2 TRAINING

• Farouk BAYA

• Khodri ABDERAZAK

• Marwen ELKOUKI

• Sabri MERDASSI

• Saif MAHMOUDI

• Sophie GUICHARD

• Tarek CHEBBAH