Yves MANEGLIA

MISSION
CLIENT : STMicroelectronics, Service Technology to Design, Crolles
DUREE : 7 mois, du 05/11 au 12/11
TITRE PROJET : Conception de circuits de qualification FE-BE
PHASES ABORDES / METIERS / NIVEAUX D’INTERVENTION
* Création des différents capteurs
* Création des différentes puces contenant les matrices de capteurs
* Vérifications DRC,LVS des puces
* Modification d'un circuit DOE
RESULTATS
* Travail concluant dans la techno avancée du client
ENVIRONNEMENT TECHNIQUE : PC
ENVIRONNEMENT FONCTIONNEL : Windows, Redhat linux, Opus Virtuoso

MISSION
CLIENT : IBM, Service Design Kit, Corbeil-Essonnes
DUREE : 1 an, du 01/08 au 12/08
TITRE PROJET : Codage DRC en diva et Assura
PHASES ABORDES / METIERS / NIVEAUX D’INTERVENTION
* Création ou modification des testcases (layout servant à vérifier le deck ou codage des règles) selon besoin (ajout de nouvelles règles dans le Design Manual, modification de règles, règle mal codées, retours clients …)* Création ou modification des decks diva et assura
RESULTATS
* Création ou modification des testcases et des decks diva et assura dans toutes les technologies IBM
ENVIRONNEMENT TECHNIQUE : Stations AIX, Thinkpad IBM
ENVIRONNEMENT FONCTIONNEL : Systèmes Redhat linux, Opus Virtuoso

MISSION
CLIENT : NXP, Service Data Converter, Caen
DUREE : 4 mois, du 11/07 au 12/07
TITRE PROJET : Topologie d’un régulateur
PHASES ABORDES / METIERS / NIVEAUX D’INTERVENTION
* Création à partir de zero des différents blocs du régulateur, en se servant uniquement des schémas et des recommandations du designer·
* Assemblages de ces blocs
* Vérifications assura et calibre
RESULTATS
* Création layout d’un régulateur de 450x750 µm2 en technologie 0.18µm
ENVIRONNEMENT TECHNIQUE : PC
ENVIRONNEMENT FONCTIONNEL : linux RedHat, Opus Virtuoso

MISSION
CLIENT : NXP, Service SIP, Caen
DUREE : 4 mois, du 07/07 au 10/07
TITRE PROJET : Design et layout de capacités pics 3D
PHASES ABORDES / METIERS / NIVEAUX D’INTERVENTION
* Création de nombreuses solutions layout représentant les capacités désirées
* Simulation des layouts créés (Assura RCX et Momentum ADS)
* Modélisations en R, L et C des résultats de simulation
* Choix des deux meilleurs cas avec les ESR et ESL (résistances et inductances séries) minimums
RESULTATS
* Création, simulation, modélisation de 2 capacités de découplage d’environ 50nF chacune sur une surface de 2mmx1mm (capacités 3D en technologie PICS2)
ENVIRONNEMENT TECHNIQUE : PC
ENVIRONNEMENT FONCTIONNEL : linux RedHat, Opus Virtuoso

MISSION
CLIENT : NXP, Service TV-FE, Caen
DUREE : 3 mois, du 04/07 au 07/07
TITRE PROJET : Topologie RF d'un circuit hybride cable en technologie BiCMOS
PHASES ABORDES / METIERS / NIVEAUX D’INTERVENTION
* Remplacement de capacités pour résoudre des problèmes de fuites
* Remplacement de transistors MOS pour résoudre des problèmes de fiabilité
* Modifications et créations de nouvelles cellules analogiques
RESULTATS
* Modifications, vérifications Assura DRC, MRC, LVS top d’une puce d’environ 6.5mm2 destinée à recevoir les signaux du câble pour sélectionner un canal et diminuer sa fréquence
ENVIRONNEMENT TECHNIQUE : PC
ENVIRONNEMENT FONCTIONNEL : linux RedHat, Opus Virtuoso

MISSION
CLIENT : STMicroelectronics, Service Design Kit, Crolles 1
DUREE : 19 mois, du 01/04/02 au 01/12/03
TITRE PROJET : génération de Pcells en SKILL
PHASES ABORDES / METIERS / NIVEAUX D’INTERVENTION
* Générations du code des Pcells en SKILL
* Mise à jour des fichiers associés au code (règles de dessins, couches utilisées)
* Génération de Pcells graphiques
* Maintenance de l’outil TestCaseBuilder pour tester un grand nombre de cellules en même temps
RESULTATS
* Pcells générées sur toutes les technologies de STMicroelectronics Crolles
* Amélioration de l’outil TestCaseBuilder
ENVIRONNEMENT TECHNIQUE : Stations SUN
ENVIRONNEMENT FONCTIONNEL : Unix, Opus Virtuoso

MISSION
CLIENT : ATMEL, Service Conception, St-Egrève
DUREE : 8 mois, du 01/05/01 au 30/01/02
TITRE PROJET : Placement et routage (P&R) de circuits intégrés numériques
PHASES ABORDES / METIERS / NIVEAUX D’INTERVENTION
* P&R de blocs numériques (700µx700µ) d’imageurs CMOS
* P&R d’un bloc numérique (L/W>20, 20000 portes) d’un capteur d’empreinte (fingerchip)
* Optimisation de la partie analogique contenant les pixels
* Routage top ‘à la main’ des éléments des capteurs d’empreines
* Travail en étroite collaboration avec le support CAD et le Front-End
RESULTATS
* Réalisation d’imageurs CMOS aux formats CIF et VGA
* Mise en place d’un flot de P&R avec création de 2 rapports
ENVIRONNEMENT TECHNIQUE : Stations SUN
ENVIRONNEMENT FONCTIONNEL : Opus Virtuoso, Silicon Ensemble

MISSION
CLIENT : STMicroelctronics, Service IO, Crolles 1
DUREE : 1 mois, du 01/03/01 au 01/04/01
TITRE PROJET : Layout de la nouvelle conception d’une cellule USB
PHASES ABORDES / METIERS / NIVEAUX D’INTERVENTION
* Mise en place des composants
* Routage manuel des composants
* Vérifications DRC, LVS Calibre
RESULTATS
* Layout d’une cellule analogique de l’ordre du mm2 (travail réalisé à 2)
ENVIRONNEMENT TECHNIQUE : Stations SUN
ENVIRONNEMENT FONCTIONNEL : Opus Virtuoso XL

MISSION
CLIENT : STMicroelctronics, Service Standard Cell, Crolles 1
DUREE : 6 mois, du 01/08/00 au 31/02/01
TITRE PROJET : Assistance technique de portage et optimisation de cellules numériques en technologie avancée
PHASES ABORDES / METIERS / NIVEAUX D’INTERVENTION
* Retouches de cellules numériques dans différentes technologies
* Créations à partir de schèmes de nouvelles cellules numériques de complexité variables (jusqu’à 150 transistors par cellule)
* Vérifications DRC, LVS Diva
* Pré-caractérisation à l’aide de scripts
RESULTATS
* Par exemple plus de 350 cellules ont étés optimisées en technologie 0.12µm
ENVIRONNEMENT TECHNIQUE : Stations SUN
ENVIRONNEMENT FONCTIONNEL : Opus Virtuoso