Ajith ASEERVATHAM

En résumé

Entreprises

• Chauvin Arnoux Energy - Ingénieur hardware & software

  2018 - maintenant Produit militaire pour porte avion

• ULTRAFLUX - Ingénieur développement hardware.

  Eragny sur Oise 2016 - maintenant Mission : Responsable développement électronique.
  Descriptif :
  • Conception hardware (choix des composants, saisie de schémas, placement, suivi de routage).
  • Pré-amplification, filtrage, conditionnement de signal ultrason. Fonction 4/20mA isolé, TOR isolé,
  • Validation par test unitaire.
  
  Environnement technique :
  • Eagle et Altium designer pour la saisie de schéma et routage.
  • LTspice pour la simulation
  

• SOLENT - Ingénieur développement logiciel.

  La Garenne-Colombes 2015 - 2016 Mission : Compteur électrique (Iskraemeco).
  Descriptif :
  • Programmation de drivers basse couche pour microcontrôleur freescale MK21.
  • Test unitaire sur les algorithmes de cryptages et de signature.
  • Ecriture de script de test (format JSON).
  • Documentation et spécification.
  
  Environnement technique :
  • Programmation en langage C sous KEIL avec sonde Ulink2.
  • Utilisation de SourceTree (gestion des sources)

• Freelancer - Consultant - Ingénieur

  2015 - 2015 Mission : Evolution logiciel.
  Descriptif :
  • Réalisation d’un bootloader pour Pic24 (datalogger ethernet) et d’un outil de téléchargement pour PC (C#).
  • Evolution outil de calibrage (VB6).
  
  Environnement technique :
  • Programmation en langage C sur Mplab IDE

• Schneider Electric (Consultant) - Ingénieur développement logiciel temps réel.

  2014 - 2015 Mission : Analyse, correction, spécification et implémentation de nouvelles fonctions autour d’un variateur de vitesse de nouvelle génération constitué d’une carte host et de plusieurs cartes options slave.
  Descriptif :
  • Implémentation des fonctions de redirections au niveau file système (chemin virtuel).
  • Implémentation des fonctions de tests indus de la carte Ethernet.
  • Définition d’une IHM pour la fonction Water pour le webserver embarquée.
  • Implémentation d’un système d’identification entre la carte host (Drive) et les cartes options (Ethernet).
  • Implémentation de la fonction Firmware update pour la carte Ethernet.
  
  Environnement technique :
  • Programmation en langage C sur cœur ARM (Aumento ARM cortex M3 et Sitara ARM cortex A8 de TI).
  • Environnement de développement IAR et CCS TI (sondes JTAG J-link et xds510)
  • RTOS (Quadros RXTC, µC/OS-III), File System (HCC), stack tcp/ip (Trek)
  • Utilisation de ClearCase (gestion des sources), ClearQuest (suivie des corrections).
  

• JRI - Responsable projet

  2002 - 2014 Mission : Conception de datalogger destiné pour la chaine du froid (traçabilité température).
  • Maintenance corrective hardware, logiciel embarqué et logiciel applicatif. [1an 6mois]
  • Développement d’une gamme d’enregistreur autonome de grandeur physique (température, Hygrométrie, CO2, etc.…) très faible consommation (fonctionnement sur pile lithium avec une durée de vie de 2 à 3ans) communiquant en radiofréquence dans la bande 868Mhz. [2ans 4mois]
  • Développement d’un banc de calibrage pour la gamme d’enregistreur SPY RF permettant de calibrer différente type de sonde (Thermocouple, PT100, PT1000, PTC, numérique, entrée analogique). [1an 10mois]
  • Conception d’une gamme d’enregistreur permettant de surveiller différents grandeurs physique (température, hygrométrie, fréquence, comptage, courant, CO2) simultanément ou indépendamment. Il permet la consultation des mesures et courbes sur son écran tactile. Cet appareil se décline en deux modèles USB (appareil autonome) ou bien Ethernet pour effectuer une surveillance sur un système d’information distant. [4ans]
  • Conception d’un concentrateur communiquant via une liaison GPRS, Ethernet ou Wi-fi. Cet appareil est une passerelle entre des appareils de mesure propriétaire et un système d’information distant consultable depuis un PC connecté à internet. [1 an 10mois]
  
  Descriptif :
  • Étude de faisabilité sur cahiers des charges marketing (cahier des charges techniques).
  • Rédaction de documentation technique (spécification architecture logiciel et matériel).
  • Conception matériel (choix des composants, saisie de schémas, suivi du placement routage).
  • Conception logiciel (développement de logiciel embarqué).
  • Validation par test unitaire.
  • Montage du dossier industriel et consultation des sous traitants.
  • Industrialisation : conception de banc de test, lien avec les sous traitants.
  • Métrologie : conception de banc de calibrage, formation des operateurs.
  • Maintenance hardware et logiciel des produits existants.
  • Management de l’équipe projet (gestion de planning, organisation des réunions d’avancements, attribution des taches à effectuer).
  
  Environnement technique :
  • Saisie de schéma sous ORCAD.
  • Programmation C et assembleur sur microcontrôleur MSP430F112 (IDE IAR), AT89S53 (IDE Keil), SX88LC02 (Ride), PIC24FJ256GA/GB (IDE Mplab, MplabX).
  • Programmation en VB6 (Visual Studio)
  • Hardware : transceiver radio NRF905, Mémoire Eeprom et Flash, Afficheur 128segments, écran (128x64) + dalle tactile, ENC28J60 (contrôleur Ethernet, convertisseur A/N (sigma delta), conditionnement de signal d’entrée en fonction du type de capteur (Thermocouple K, PT100, PT1000, PTC, 0-1V, 0-20mA, etc..)
  • Développement d’un séquenceur propriétaire.
  • Utilisation : Rtos µC/OS-II (Micrium), Stack TCP-IP (microchip), Stack Wifi-G (microchip), Stack USB (mass storage).
  • Utilisation Gant project pour la gestion de planning.
  

• Egg Solution - Ingénieur développement

  2001 - 2002 Mission : Conception d’un banc de test permettant de tester les fonctionnalités de la caméra 360°C en phase de production.
  
  Descriptif :
  • Analyse de la carte à tester.
  • Analyse des erreurs de conceptions et validation avec le BE.
  • Rédaction de documentation technique (spécification architecture logiciel et matériel).
  • Conception matériel (choix des composants, saisie de schémas).
  
  Environnement technique :
  • Saisie de schéma sous Protel.
  • Programmation en VHDL sous MAX+2.
  

• Sagem - Ingénieur développement

  PARIS 2001 - 2001 Réalisation d'un bus TDMA sur une carte modem gsmr (transmission de flux audio et donnée numérique vers un organe de traitement via le bus TDMA).
  
  Descriptif :
  * Etude du prototype existant (étude de l'architecture existant) en vue d'une validation éventuelle
  * Etude des erreurs de conceptions, et validation des erreurs avec divers intervenants (Mitsubishi, Altera, etc....).
  * Apporter les solutions d'une nouvelle architecture qui réduirait les coûts de développement
  * Mise en place de la nouvelle architecture (dossier de conception, saisie de schématique, mise en place physique de cette architecture) ;
  * Programmation d'un EPLD d'ALTERA (programmation sous forme saisie de schématique, imposé par Sagem). ;
  * Programmation du Mitsubishi (mise en place d'un driver pour piloter le bus TDMA, mise en place d'un programme de test) ;
  * Validation complète avec la solution retenue de la carte (émulation d'un organe de traitement communiquant avec le modem GSMR)

Formations

• ENSEA (Cergy Pontoise)

  Cergy Pontoise 1998 - 2001 Ingénieur electronique

• IUT Cergy Pontoise

  Cergy Pontoise 1995 - 1997 D.U.T Génie électrique et informatique industrielle

• Lycée Technique Jean Perrin

  Saint Ouen L'Aumone 1992 - 1995 BAC F2

Réseau

• Abdellah BIGHID

• Frédéric VIVET

• Helene DAMIS

• Jessica EVA

• Laurent DUPONT

• Lilian THEVENET

• Marie SAUVĖ

• Rio UNGELL

• Yoann CHERAILLIER