Menu

Boris PLOUJOUX

Élancourt

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Paris.

En résumé

Titulaire d'un Master double spécialité Electronique / Informatique.
Développement ASIC / FPGA depuis 4 ans, sur des projets de secteurs variés (défense, sécurité, aéro, telecom), de la spécification à la validation (cycle en V).

Autonomie, rigueur, méthode, pour toujours plus de professionnalisme. Bonne communication.
Curieux, intéressé par les challenges techniques motivants et l'échange de connaissances / savoir-faire au sein d'équipes multi-métiers.

Préférence pour les secteurs Sécurité / Défense et Aérospatial, et les cibles ASIC.

Mes compétences :
Cryptographie
ASIC
FPGA
Electronique numérique
C
VHDL
Verilog
MATLAB
Traitement du Signal

Entreprises

  • Thales Optronique Sas - Ingénieur Développement FPGA/SoC

    Élancourt 2017 - maintenant

  • Airbus Defence & Space - Ingenieur ASIC / FPGA

    2016 - 2017 Satellite pour accès à Internet
    Réalisation du contrôleur maître du bus de communication interne du satellite
    Architecture du FPGA de communication sécurisée avec le sol (TC/TM)
    Réalisation du module de sécurité pour les TC/TM
    Réalisation du décodeur de TC

    Satellite de compression et traitement vidéo à haut débit
    Réalisation de l'interface des liens vidéo SERDES (4x1.2Gbit/s)

  • Thales Communications - Ingenieur ASIC / FPGA

    Courbevoie 2016 - 2016 Satellite d'un système de positionnement
    Spécification du FPGA cryptographique d'un HSM (Hardware Security Module)

  • Elsys Design - Ingenieur ASIC / FPGA

    Cachan 2015 - 2017 2016 - Mission de 1 an et 8 mois chez AIRBUS D&S
    2016 - Mission de 3 mois chez THALES TCS
    2015 - Travaux en bureau d'étude
    Détection de visage en FPGA
    Transformée rapide de Fourier (FFT) en C / Matlab / FPGA

  • Thales - Ingenieur ASIC / FPGA

    Courbevoie 2015 - 2015 Satellite de ROEM (Renseignement d'Ordre ElectroMagnétique)
    Intervention sur la phase post-RTL de l'ASIC de traitement du satellite
    Simulation structurelle, équivalence de netlists, analyse de timing STA

  • Alcatel Lucent - Ingenieur ASIC / FPGA

    Paris 2013 - 2014 Equipements pour les réseaux de télécommunication sous-marins
    Réalisation d'une carte / FPGA pour le test fonctionnel d'un ASIC
    Réalisation d'un ASIC de contrôle d'un convertisseur AC-DC
    Réalisation d'un FPGA de supervision certifié SIL-3
    Réalisation d'un FPGA générateur de trames pour équipement submergé
    Audit de FPGA existants

  • Thales - Ingenieur ASIC / FPGA

    Courbevoie 2013 - 2013 Banc de test générique pour autodirecteurs (guidage missile)
    Prise en compte d'un nouvel autodirecteur

  • Serma Ingenierie - Ingenieur ASIC / FPGA

    Guyancourt 2013 - 2015 2015 - Mission de 6 mois chez THALES TSA
    2013-2015 - Mission de 1 an 1 mois chez ALCATEL ASN
    2013 - Bureau d'étude : Travail sur convertisseur vidéo embarqué (CL, HL)
    2013 - Mission de 5 mois chez THALES TOSA

  • Airbus Group - Ingenieur ASIC / FPGA

    Blagnac 2011 - 2013 Nouvelle génération de stations de base PMR (Private Mobile Radio) multistandard (TETRAPOL, LTE)
    Implémentation sur FPGA de fonctions réseaux (HDLC, Ethernet)

  • Akka Technologies - Ingenieur ASIC / FPGA

    Paris 2011 - 2013 2011-2013 - Mission de 1 an 3 mois chez AIRBUS Defence & Space (ex EADS Cassidian)

  • Airbus Group - Ingenieur ASIC / FPGA

    Blagnac 2011 - 2011 Etude et implémentation FPGA de fonctions cryptographiques (AES, SHA)
    Architectures innovantes (projet de recherche) et optimisées (latence, surface)

Formations

  • Université Pierre Et Marie Curie Paris 6 (UPMC) (Paris)

    Paris 2008 - 2011

  • IUT Reims

    Reims 2006 - 2008

Réseau

Annuaire des membres :