-
eFPGA-Menta(Startup)
- Ingenieur d'etudes.
2011 - 2016
Principal analog designer en charge de la recherche et de l'étude des full-customs cells dédiées aux eFPGA .
-
efpga-MENTA
- Ingénieur d'études
2011 - 2016
In charge of the development of analog hardware of full custom cells such as memories (SRAMs, FFs, Muxes ...)
designed to create libraries for the Embeded FPGA of Menta.
Tasks including implementation of the Design Kits, IC design of these cells with all the flow of Cadence, Mentor graphics
and Synopsys tools.
Schematics capture and layouts design(Virtuoso-XL / Calibre) in CMOS(65nm 40nm 28nm ) technologies. Characterization
and timing & power analysis to extraction (NCX from Synopsys) giving gdsii cells described by files.lib and files.lef.
Recherche et développement hardware de cellules full custom pour eFPGA (Srams, NVMs, LUTs, Muxes, DFFs ...).
En tant que Principal Analog Design Ingénieur, le design de ces cellules était réalisé dans un environnement technologique CMOS
allant de la 135nm jusqu'à la 28 nm en collaboration avec les fondeurs ST/TSMC/ Global Foundries. La CAO électronique a été
réalisée avec CADENCE, MENTOR, SYNOPSYS sous Linux avec le support bureautique de chez MSWorld.
-
IM2NP
- Senior Analog Designer
2010 - 2011
IM2NP – Institut de Matériaux Microélectronique Nanosciences de Provence– Marseille, FRANCE.
En collaboration avec le CEA-LETI et le CNRS(IM2NP) conception et développement d'ASIC pour la validation d'un système de Capteur à Multifonction à Nanofil de Silicium pour l'Agence Nationale de la Recherche.
-
IM2NP
- Senior Analog Designer
2010 - 2011
Institut de Matériaux Microélectroniques Nanosciences de Provence.
* In collaboration with CEA-LETI and CNRS (IM2NP) design and development of an ASIC for the validation of a
Multifunction system based on an Nano Silicon Sensor Wire for the National Agency of Research.
Tasks including all the design flow of Cadence tools: schematics and layout in CMOS 0.35µ of AMS(BandGap, Biasings ...)
and Full Chip layout(Virtuoso XL) and validations DRC LVS PEX (Calibre) and simulations post_layout (Cadence Analog
Design ).
Marseille www.im2np.fr
: Institut de Matériaux Microélectroniques Nanosciences de Provence. En collaboration avec le CEA-LETI
et le CNRS (IM2NP), conception et développement d'un ASIC pour la validation d'un système multifonctionnel de capteurs à Nanofils
de Silicium. Conception en 0.35 µm de chez AMS.
-
Desix Technology
- Directeur technique
2007 - 2008
Dans le cadre de la collaboration entre Desix-technology(Paris) et Bebcom-technology(Tunis):
Responsable Layout pour le management d'une équipe de jeunes ingénieurs (tunisiens) RF.
Suivi de projets et mise en application des règles de Conception appliquées à la Radio Fréquence.
Desix-Technology TUNISIA, Tunis www.desix-technology.com
* Layout Team Leader of RF-Designers (Tunisian RF-Engineers). Day to day guidance in area of design and quality
process.
-
Societés de Services
- Senior Analog Designer
2006 - 2009
Senior Analog Designer chez STMicroelectronics;
Senior Analog Designer chez Acco-ic (France);
-
Infineon Technologies
- Consultant & Design
GEMENOS
2005 - 2006
Etude et analyse pour amélioration du rendement « d'une pompe à charge négative en CMOS 60 nm.
* Etude du circuit complet : ring oscillateur, régulateur, redimensionnement des différents switches ainsi que des Level shifters.
Conception d'amplis, buffers et de comparateurs à hystérésis pour les cellules de lecture/écriture des mémoires flash.
* Travail sous Unix avec les outils CADENCE (Hsim, Titan, Cosmoscope)
* Analog design of 4GBit FT60 TwinFlash NVM memory products on CMOS 60nm technology.
* Design of efficient multi-phase switch-cap charge pumps, LDO(regulators), Hysterisis Comparators sensing for Read/Write
cells.
* Tasks include schematic entry, simulation Running pre-layout simulations and alignment with layout. Running post-layout
simulations, timing & power analysis, and verification on full chip level.
Cadence Tools: Hsim, Titan, CosmoScope ,
-
ELA MEDICAL
- Ingénieur Hardware microelectronique
1989 - 2005
Microélectronique, France, Plessis-Robinson www.elamedical.com
ELA MEDICAL : Traitement des troubles du rythme cardiaque.
Etude et Conception de fonctions analogiques et mixtes liées au stimulateurs et défibrillateurs cardiaques:
Conception de circuits intégrés pour stimulateurs et défibrillateurs cardiaques.
* Intégration de fonctions analogiques d'un défibrillateur cardiaque dans une technologie « High Voltage » CMOS 0.8 µm de
chez AMS : circuits à capacités commutées, alimentations à découpage (électronique de puissance).
* Power Management : Etude système et Conception en basse tension et faible consommation de Band-Gaps, Power-On-
Reset, Alimentations Régulées(LDO), Buffers, Multiplieurs et Diviseurs de Tensions, Convertisseurs ADC/DAC en BICMOS
1.5 µm(ZARLINK).
* Gestion de projet : En charge d'une équipe de 2 ingénieurs et 3 techniciens pour le développement d'une puce mixte (CMOS
3.5 µm de chez ST). Suivi de conception, du process avec le fondeur, de caractérisation sur supports PGA, de test sur Wafer,
de mise en cocuit(PCB) et de qualité (normes FDA).
* Transfert technologique CMOS 3.5µm vers BICMOS 1.5µm : Suivi de conception, réalisation et validation du silicium.
Test chips dans un Multi-Project Wafer donnant un ASIC actuellement commercialisé : réduction de consommation (-40 %).
* Responsable LAYOUT : Placement routage et génération de masques format GDSII. Livraison GDSII de toutes les puces
mixtes d'ELA MEDICAL.
* Environnement CAO sous UNIX avec CADENCE et MENTOR Graphics (Design Architect, Accusim, Ictools), Spectre,
-
ELA MEDICAL(SORIN)
- Analog Designer
GEMENOS
1989 - 2005
Etude et Conception de fonctions analogiques et mixtes liées au stimulateurs et défibrillateurs cardiaques: Traitement des troubles du rythme cardiaque:
Matching new IC technologies.
* Analog and Mixed design with High Voltage (CMOS 0.8 µm from AMS) to encapsulate pacemakers and defibrillators
functions. Architecture studies, IC designs (schematics and layout): DC-DC Converters: Buck Boost, Fly-back, Level Shifter,
Charge-pumps with switched capacitors circuits ...
* Power Management: Low Voltage and Low Power of an Analog and Mixte circuits (Full custom BICMOS 1.5 µm from
ZARLINK): Bandgap, Power-On-Reset, LDO, Buffers, Charge pumps, Converters ADC (DACs), Switched capacitors
circuits...
* Studies of new processes and new architectures to reduce consumption (-40 %). ;
* Making over of process technology from CMOS (ST) to BICMOS 1.5µm(ZARLINK). Three Test-Chips inserted in a Multi-
Project Wafer which gave an ASIC actually used in pacemakers implants.
Managing an IC project.
* Leading a team of 2 Engineers and 3 Technicians to design a mixed chip (CMOS ST) with respect of cost, delay and quality
targets.
Review of their work, day to day guidance in area of design, measurements and quality process.
Mastering project from conception to manufacturing:
Conception of the different functions of the IC. Following the process with the fonder company (PVM). Characterization of
the ASIC (PGA), Test of the Wafer. Assembling of chips into building pacemaker (PCB). Quality (FDA requirements).
Layout Manager.
* In charge of the Layout (Backend) flow (Mentor,Cadence tools), placed and routed(PnR) all mixed chips (CMOS 3.5µm
ST) of ELA MEDICAL.Validation with DRC LVS LPE PEX post simulations chip level before gdsii delivering.
* Expert in analog IC Layout Full Custom (LDO, Charge Pumps, DAC, Ampli-Op, Switched Capacitors Circuits, Power cells
...).
INGENIEUR en MICROELECTRONIQUE
