-
Altran Ouest
- Electronics Digital Design Engineer
2019 - maintenant
Ingénieur développement FPGA
-
Lgm
- Ingénieur design FPGA
Vélizy-Villacoublay
2017 - 2018
Développement d'un FPGA de commande/monitoring pour des fonctions d'acquisition et de contrôle
de paramètres de pilotage de sous-marins.
Réalisations :
* Codage des fonctions en VHDL
* Vérification fonctionnelle du code RTL
* Conception détaillée
Mots clef : VHDL, Libero, SPI
-
Assystem
- Ingénieur design FPGA
Courbevoie
2017 - 2017
Développement de l'interface de communication SpaceWire commune à 2 FPGA spaciaux pour un projet
d'Airbus Defence and Space UK.
Réalisations :
* Définition de l'architecture
* Codage des fonctions en VHDL
* Implémentation IP SPaceWire
* Vérification fonctionnelle du code RTL
* Essais de synthèse
Mots clef : VHDL, ISE design suite, Libero, SpaceWire
-
Thales Alenia Space
- Ingénieur vérification FPGA
TOULOUSE
2016 - 2017
Développement de l'environnement de vérification d'un circuit de génération de forme d'onde et de séquencement.
Réalisations :
* Définition du plan de vérification
* Codage des moniteurs et injecteurs en VHDL
* Codage des checkers en VHDL
* Ecriture des scenarii de vérification
Mots clef : VHDL, Questa Sim Formalpro, ReqTracer
-
Thales Alenia Space
- Ingénieur design ASIC
TOULOUSE
2015 - 2016
Développement d'un circuit d'acquisition, formatage et transmission de données vidéo.
Réalisations :
* Définition de l'architecture
* Codage des fonctions en VHDL
* Implémentation IP SPaceWire
* Vérification fonctionnelle du code RTL
* Preuve formelle
* Prototypage sur cible FPGA
* Conception détaillée
Mots clef : VHDL, Microsemi Designer, Formalpro, ReqTracer, Mentor Designer
-
Thales Alenia Space
- Ingénieur design ASIC
TOULOUSE
2014 - 2015
Développement d'un circuit de Télémesure / Télécommande
Réalisations :
* Analyse de faisabilité et de risques
* Définition de l'architecture
* Codage des fonctions en VHDL
* Vérification fonctionnelle du code RTL
* Prototypage sur cible FPGA
* Conception détaillée
Mots clef : VHDL, Libero, ISE design suite
-
Bull
- Ingénieur design ASIC
Les Clayes-sous-Bois
2012 - 2013
Conception d'un NIC (Network Interconnect Card)
Dans le cadre du développement d'un NIC, codage des fonctionnalités du bloc assurant la couche d'agrégation entre
l'IP de communication en protocole PCI-express et le reste du NIC : domaines d'horloges entrelacés, interfaçage et protocole PCI-express.
Rédaction des spécifications de macro architecture bloc.
Réalisation de la synthèse physique du bloc et de l'IP.
Définition des propriétés d'état initial pour vérification (codage psl).
Mots clef : System-Verilog, Verilog, TCL,psl, Cadence (DVE,VCS, Lynx), Spyglass
-
Cnes - Toulouse
- Digital Designer
PARIS 1
2011 - 2012
Portage d'un FPGA vers un ASIC embarqué sur satellite.
Réalisation de toutes les modifications et apports nouveaux nécessaires au passage du code FPGA à un code compatible ASIC synthétisable. Préparation des scripts et fichiers préalable à la synthèse.
Mots clef : VHDL, Libero (MicroSemi), TCL, SDC
Thales Alenia Space
Écriture des scripts de synthèse et placement routage pour 2 FPGAs spaciaux de cryptographie.
Réalisation de la synthèse et du placement/routage de ces FPGAs.
Mots clef : VHDL, TCL, SDC, Precision RTL(synthèse), Designer(P&R)
-
Sorin
- Ingénieur design numérique
Paris
2010 - 2011
Dans le service de recherche avancée, conception des microcircuits électroniques appelés à être embarqués, implantés au plus près du cœur. Sur un projet innovant de communication via les tissus humains et de captation de l'énergie générée par le cœur, conception du numérique qui interface l'analogique avec le processeur.
Mots clef : VHDL, outils Mentor Graphics, synthèse physique, Placement/Routage
-
Adentis
- Ingénieur
Boulogne-Billancourt
2010 - 2018
Développement de circuits électroniques complexes, FPGA ou ASIC .
Développement et intégration d'interfaces de communication
-
LPNHE Paris (CNRS)
- Ingénieur de recherche en électronique
2009 - 2010
Conception d'une puce pour détecteurs de collisions.
Dans le cadre du projet ILC (International Linear Collider), j'ai conçu un circuit électronique en technologie profondément submicronique : DSM (Deep SubMicron) 130nm.
Je travaillais sur la partie numérique qui consiste en la gestion des signaux d'entrée /sortie, en la gestion du fonctionnement et en l'interfaçage du circuit avec un PC par exemple.
Mots clef : Cadence Virtuoso, VHDL, Verilog, Verilog-A, synthèse physique, Placement/Routage
-
Atmel
- Stage de fin d'études
Rousset
2008 - 2008
Conception d'une interface digitale pour mémoires Flash en technologie 0,18um.
Mots clef : Cadence Virtuoso, Verilog,Cosimulation, synthèse physique, Placement/Routage
