-
ST Microelectronics via CELAD
- IoT Validation Engineer - Team leader
2018 - maintenant
En tant qu'IoT Validation Engineer :
- Exécution des tests de validation IoT dans un environnement Mesh
- Investigation & résolution des anomalies via logs Wireshark & UART
- Suivi du produit jusqu'à obtention de la certification
En parallèle, coordination d'autres projets en tant que Team leader.
-
Intel NDG via CELAD
- Release Management leader – Android Wear (AW)
2016 - 2017
Gestion de l'activité release management pour tous les produits AW Intel.
* Push/merge des patchs Android Wear de/vers Google.
* Rebase hebdomadaire de l’environnement de développement.
* Rédaction des release notes internes et externes.
* Gestion d’une équipe de 3 personnes
-
Celad L'ingenierie À Visage Humain
- Integration engineer - Avant projet automotive (GENIVI)
Toulouse
2016 - 2016
Etude de l'architecture GENIVI (CarPlay, Android Auto, Radio, ...)
Portage du package GENIVI Demo (GDP_9) sur board IMX6.
Ajout d'un module SDR (Software Defined Radio) externe.
-
Intel Corporation via CELAD
- Power & Performance (PnP) validation engineer
2015 - 2016
En tant qu'ingénieur validation PnP:
- Execution des campagnes de non-regression Wifi & Bluetooth sur les plates-formes Intel
- Etablissement de mesures de référence (Consommation / Débit) pour les KPI connectivité
- Investigation & reproduction des anomalies PnP (Power profile, Air Sniff, aplog, ...)
- Mise en place de l'environnement de test
-
NVIDIA Development France SAS
- Modem System Validation Engineer
2014 - 2015
Passage des tests TS 34,123 & TS 51,010 sur testeurs R&S & Anite pour valider une protocole stack triple mode. Exécution de plus de 2000 tests par campagne.
- Analyse des logs mobiles et testeurs
- Validation des nouvelles fonctionnalités 2G/3G
- Modification de l'environnement de tests
- Support de la phase de certification auprès des clients
-
Renesas Design France
- Power Management Leader
2010 - 2014
Au sein de l'équipe SIV, responsable des tests de Power Management sur les plateformes 4G. Définition des plans de tests. Tests des méchanismes de power saving (Clock Gating, PD switch off, DVFS, sleep level), réalisation des mesures de référence pour tout le groupe RMC, optimisation de la consommation des plateformes, développement d'un banc de mesures automatiques.
Interface directe avec les chefs de projets, les clients et les équipes marketing
Augmentation progressive de l'effectif de l'équipe de 2 à 6 personnes.
-
Renesas Design France
- Integration leader - NTT Docomo field tests
2010 - 2010
Réalisation de field tests pour NTT Docomo (Chine, Inde, Indonésie, Dubaï)
Analyse & reproduction des problèmes rencontrés sur testeurs R&S.
Rédaction d'un rapport de tests détaillé pour chaque mission avec qualité de couverture, identification des causes de dysfonctionnement, proposition de correctifs.
-
Renesas Design France
- Integration Leader - Tests protocole stack 2G/3G HSDPA/HSUPA
2008 - 2010
Passage des tests TS 34,123 & TS 51,010 sur CRTU pour valider une protocole stack 2G/3G. Analyse des logs testeurs & mobiles. Développement de tests MLAPI sur CRTU_W. Suivi des problèmes via Synergy Change, regénération de SW sous CM_Synergy.
Plannification & réalisation de field tests sur plateforme PDEMO pour le MWC'10. Exécution de non regressions ciblées. Déplacement à Barcelone pour finaliser les tests avant démonstration.
-
Renesas Design France
- Integration Leader - L1 Dual mode
2006 - 2008
Développement d'un simulateur Dual mode 2G/3G en langage "C" avec simulateur de la couche L2 & interface DSP/RF. Contrôle du scheduling des trame, pilotage AGC, TX power. Gestion des mesures IRAT (MO & GAP). Spécification des tests & écriture des tests en langage script propriétaire. Gestion de 2 personnes.
Après validation sur simulateur, passage sur cible. Exécution des tests sur Anritsu MD8480C. Debugage via GPIO & traces propriétaires. Utilisation sonde JTAG & ETM. Optimisation de la charge CPU (profiling). Support client sur site au Japon.
-
Renesas Design France
- Integration leader - EGPRS reference design
2005 - 2006
Définition des plans de tests & SoW. Intégration sur cible. Gestion des anomalies. Livraison de baselines. Gestion des campagnes de tests sous Test Director. Validation des différents MCS sur reference design face à un CMU 200. Tests dédiés pour le réglage des algos BEP & IR. Réalisation de nombreuses démonstrations auprès du top management japonais.
-
Mitsubishi - MMCE
- Integration leader
1997 - 2005
Adaptation d'un simulateur couches hautes (SIMPRE) développé en "C/C++". Portage du simulateur d'un environnement UNIX vers un environnement Windows. Adaptation de l'IHM en Java, interfaçage via CORBA avec la protocole stack et le moteur de simulation.
Tests Signalling & Data pour les protocoles GSM/GPRS/EGPRS & 3G. Tests Data CSD, Sim Toolkit, SS & SMS. Maîtrise des commandes AT. Définition des plans de tests, suivi de projet.
Développement d'un simulateur couches basses (SIMBA). Tests protocole stack GPRS Class 10. Allocation dynamique, USF granularity, gestion timing advance via PTCCH, TX power.
Participation aux meetings de normalisation 3GPP T1#SIG.
Réalisation de formations GSM/GPRS en interne.
Adjoint au chef de département (Deputy)
