Menu

Ayoub SEDDIK

SOUSSE

En résumé

VHDL, PLD design, DO-254, C++, Hardware Design, PCB & CAO

Mes compétences :
PCB Design
VHDL
FPGA
Design and verification
C/C++
TCL
DO-254

Entreprises

  • HCELL engineering - FPGA Engineer

    2011 - maintenant Fonction : Ingénieur en conception et vérification électronique:
    Conception et vérification des systèmes embarqués dédiés pour des calculateurs avioniques selon la norme DO-254.
    Missions :
    - Elaboration des documents détaillés d’architecture et de spécification.
    - Développement en VHDL des IPs.
    - Intégration des modules développés sous FPGA, plateforme…
    - Analyse SEU et analyse timings.
    - Intégration des IPS et des FPGAs dans le calculateur chez le client.
    - Elaboration des plans et procédures de vérification virtuelle et physique (sur cible).
    - Développement des procédures et des environnements des tests physiques et virtuels.
    - Développement des scripts TCL pour automatiser les tests et pour générer les rapports.
    - Débogage, analyse des rapports de couverture et documentation des bugs détectés.
    - Exécution des tests physiques.
    - Interface avec le client pour assurer l’avancement et pour résoudre les points bloquants.
    - Participation au audites de certification (SOI#).

    Mots clés:
    - DO-254, FPGA, TCL, VHDL, ModelSim, Libero, Synplify, Quartus, Reqify, HDL Designer, Bugzilla.
    - Actel, Altera, NIOSII.
  • Altronic Tunisie - Internship

    2011 - 2011 Recherche et le développement en VHDL d’un IP OFDM pour une chaine de réception LTE.
  • Ecole Nationale d'Ingénieurs de Sousse - Elève ingénieur

    2008 - 2011

Formations

Pas de formation renseignée

Annuaire des membres :