Cyril COLLINEAU

En résumé

Entreprises

• RF-Track - Ingénieur freelance

  2016 - maintenant Confidentiel.

• Civolution France - Responsable équipe Hardware

  2011 - maintenant o Développement de solutions matérielles et logicielles embarquées pour tatouage de contenus multimédias.
  o Gestion de projet et d'équipe.
  o Développement en VHDL/Verilog sur cibles Xilinx/Altera pour le tatouage vidéo. Vérification sur simulateur. Validation sur plateformes FPGA.
  o Développement en C sur DSP Analog Devices ADSP21469 pour le tatouage audio.
  o Amélioration des solutions existantes – collaboration avec l’équipe recherche.
  o Développement sur setup-box, Linux embarqué.
  

• RENESAS DESIGN FRANCE - Chef de projet

  2004 - 2008 o Architecte systèmes numériques SoC UMTS
  o Développement de cartes électroniques FPGA
  o Programmation des FPGA et processeurs embarqué (C,C++) en environnement temps réel
  o Portage designs ASIC sur plateforme FPGA pour pré-intégration software
  o Gestion de projet ( plannings, estimation de ressources, estimation de coût, suivi de sous-traitance )

• MITSUBISHI ITE-TCL ( prestation THALES Microelectronics ) - Ingénieur développeur

  2002 - 2004 o Développement lien downlink UMTS partie émission pour BTS
  o Implémentation des spécifications 3GPP 25.211, 25.212 et 25.213 sur couple DSP (TMS320C6416) / FPGA (Virtex II xc2v4000)
  o Etude du partitionnement des algorithmes entre DSP et FPGA
  o Développement d’un outil de test graphique sous Linux en C++/Qt pour visualiser les données produites par le DSP et le FPGA
  o Démonstration de la plate-forme au salon 3GPP Cannes 2004

• THALES Microelectronics ( ex Sorep-Erulec ) - Ingénieur développeur

  2000 - 2002 o Architecte de la partie numérique d’un émetteur-récepteur RF 433 MHz très basse consommation
  o Découpage HW/SW assurant le meilleur compromis performance / consommation
  o Codage de la couche physique ( C + ASM ):
  o Asservissement des fréquences de réception et d’émission ( compensation des dispersions dues au vieillissement et à la température )
  o Power saving
  o Validation des algorithmes, mesure de BERR, génération d’outils logiciels et matériels, élaboration d'un banc de test

• PHILIPS ( prestation Sorep-Erulec ) - Ingénieur développeur

  1999 - 2000 o Architecte partie numérique d'un Up Converter pour application satellite.
  o Définition d’architecture numérique pour le pilotage de sous ensembles RF.
  o Conception et développement complets de la partie numérique
  o Cœur du système basé sur un DSP TMS320VC5402PGE et un FPGA ALTERA FLEX 10K10
  o Développement du banc de test associé

• NDT / RD TECH - Ingénieur développeur

  1995 - 1999 o Co-développeur d’un système de mesure d'épaisseur et de diamètre de tubes métalliques par ultrasons.
  o Usage : contrôle de tubes métalliques participant à la construction de générateurs de vapeur pour centrales nucléaires.
  o Système : cartes d’acquisition 200MHz + cartes FPGA + PC sur bus VME
  o Performances : 20 000 mesures de diamètre et d’épaisseur par seconde avec une précision de 10µm
  o Installation du système sur site( Sté Sandvik (Suède) - 1 mois ). Recette et formation.
  o Transfert de technologie, Québec City ( CANADA ) - 9 mois.

Formations

• ESEO

  Angers 1990 - 1995 Traitement du signal, Numérique, Analogique, Informatique

• Lycée Henri Bergson

  Angers 1988 - 1989

Réseau

• Alban ROCHETEAU

• David LEMONNIER

• Frédéric VITTRANT

• Julien DUPUYDAUBY

• Marie Laure LE FOURN

• Pauline CASTETS

• Rudy PASTUZAK

• Sebastien BUTERY

• Sylvain BALE

• Tanguy MILLET