Hermann NCHO

En résumé

Entreprises

• Air Liquide - Ingénieur soft embarqué

  Paris 2011 - maintenant

• Consultant Elsys-design à ST-Ericsson Grenoble - Ingenieur Developpement SystemC

  2009 - 2011

• Elsys design - Ingenieur Validation Hardware

  Cachan 2009 - 2009 du 01/09 au 02/09 : Validation du Model Hardware d'un EPLD pour ALSTOM Transport
  
  • Formulation des exigences client et lecture du code VHDL de l'EPLD(Erasable
  Programmable Device Logic)
  • Écriture du testbench et des différents scénario du plan de validation
  pour la validation fonctionnelle et post routage.
  • Validation de l'EPLD et génération des fichiers de report.
  • Écriture des scripts de lancement automatique de tous les tests.
  
  Environnement technique :
  Language : VHDL, Tcl, Shell
  Logiciel : Modelsim, Cygwin, SVN
  Os : Windows

• NXP Semiconductors Caen - Stagiaire Ingenieur Circuits numériques

  Colombelles 2007 - 2007 03-07/ 09-07 : Modélisation d’un contrôleur générique d’accès en mémoire pour un décodeur MPEG de la TV HD, service HIC (Home Innovation Center).
  
  • Etude des spécifications : 3 Processeurs et 60 blocs IPs( Intellectual Porperty) se connectant au contrôleur pour accéder à deux mémoires externes.
  • Modification de l’architecture du contrôleur afin de séparer les parties communication et traitements.
  • Implémentation des différents blocs en SystemC(C++), VDHL.
  • Test et validation du fonctionnement dans l’environnement Cadence.
  • Comparaison de la synthèse RTL SystemC de Forte et RTL VHDL de Synopsys
  • Obtention de résultats de synthèse équivalent avec comme avantage un model SystemC générique.
  
  Environnement technique :
  Language : SystemC, C++, VHDL, Tcl
  Logiciel : Cadence, Forte, Synopsys
  Os : Linux, Windows

• Consultant Elsys-design à NXP Semiconductors Sophia - Ingenieur Developpement SystemC

  2007 - 2008 12/07 - 12/08 : Création d’une plateforme virtuelle du Cellular Modem Subsystem d’un chip 3G.
  
  
  • Design d’Accélerateur hardware telecoms (RMU(Rate Matching Unit) , VPU(Viterbi Processing Unit), TEC(Turbo Encoder) ) en SystemC sous Coware ScIDE(SystemC Integrated Development Environment).
  • Ecriture des scripts permettant de création de la plateforme et l’intégration des IPs sous Coware PCT(Platform Creator).
  • Ecriture de codes Arm(Cortex R4) en langage C permettant la validation fonctionnelle de chaques accélerateurs et la synchronisation des différents cœurs (Arm Cortex-R4 et EVP(Embedded Vector Processor) )dans la plateforme.
  • Debug du code Arm avec RVD(RealViewer Debugger).
  • Debug de la plateforme virtuelle avec Coware VPA(Virtual Platform Analyzer) et DDD(Data Display Debugger).
  • Vérification et intégration des mises à jour de la platforme.
  • Support Clients
  
  
  Environnement technique :
  Language : SystemC, C++, C, Tcl, Assembleur, Shell
  Logiciel : Coware Platform Architect(ScIDE, VPA, PCT), RVDebug,Clearcase
  Os : Linux, Unix, Windows

• ATMEL Nantes - Stagiaire Ingenieur developpement informatique

  2006 - 2006 04-06 / 09-06 : Développement d’un outil de calcul de fiabilité des composants et boîtiers électroniques, service Qualité.
  
  • Conception de l‘architecture globale de l’application et des modifications à apporter en UML.
  • Gestion de l’ordonnancement entre les différents traitements de l’application.
  • Création des tables avec PhpMyAdmin et Ecriture des différents scripts de traitements en PHP-MySQL
  • Migration en production, Correction des bugs différents et validation du fonctionnement en production.
  
  Environnement technique :
  Language : PHP, MySQL, Javascript, HTML
  Logiciel : Windesign, Eclipse, PHPMyAdmin
  Os : Windows

• ATMEL Nantes - Stagiaire Ingénieur process de frabrication microélectronique

  2005 - 2005 03-2005 / 09-2005 : Optimisation du procédé de fabrication des vias en techno 0.5 µm, service Engineering.
  
  • Définition d’un plan de qualification pour le choix des différents éléments du procédé de test.
  • Réalisation de plusieurs puces sur différents substrats de wafers (silicium, oxyde) avec différents réticules.
  • Mesures des CD (Critical Dimension) au Microscope Electronique à Balayage.
  • Analyse statistique des résultats obtenus.
  • Choix des différents éléments du procédé de test en fonction des résultats statistiques obtenus (Substrat, nombre de wafer, Nombre de puce sur wafer, nombre de mesure sur puce à utiliser).
  • Test et validation du fonctionnement en production par la détection d’équipements non capables.

Formations

• Institut National Polytechnique

  Toulouse 2006 - 2007 Mastère Spécialisé Systèmes électroniques

• Université Nantes CCI

  Nantes 2005 - 2006 Développement C, Java, PHP, MySQL

• Université Nantes

  Nantes 2004 - 2005 Master 2 Pro Conception, Fiabilité des Composants électroniques et optoélectroniques

• Université Nantes

  Nantes 2003 - 2004 Maitrise EEA option Electronique

• Université Nantes

  Nantes 2002 - 2003 Licence EEA ( Electronique Electrique Automatique)

• Institut National Polytechnique Felix Houphoueut Boigny (Yamoussoukro)

  Yamoussoukro 1998 - 2001 DUT Electronique