Menu

Nicolas PONA

Guyancourt

En résumé

Mes compétences :
Objective-C

Entreprises

  • SERMA INGENIERIE - Ingénieur Développement FPGA

    Guyancourt 2014 - maintenant Projet F5X au sein de Thales Avionics Electrical Systems
    Développement de plusieurs fonctions de protection et de contrôle dans un FPGA DAL A au sein d’un équipement de régulation électrique. (7 mois)
    ➢ Rédaction des exigences (PRS).
    ➢ Conception en VHDL des fonctions suivantes :
    • Détection et protection des surtensions.
    • Détection des courts-circuits Monophasés et Biphasés.
    • Autotest et protection thermique d’un équipement annexe permettant d’absorber les surtensions.
    ➢ Simulations unitaires (Modelsim).
    ➢ Validation sur banc de test système.
    ➢ Rédaction de la spécification (PDD).
    ➢ Participation aux revues des pairs.


    Vérification virtuelle d’un FPGA DAL A permettant la régulation électrique. (5 mois)
    ➢ Mise en place de l’environnement de vérification sous Modelsim.
    ➢ Validation des drivers permettant de stimuler le FPGA.
    ➢ Ecriture des procédures de vérification et rédaction du PVVP (PLD Virtual Verification Procedure).
    ➢ Rédaction du document de résultat de la vérification virtuelle PVVR (PLD Virtual Verification Report).

  • Thales Communications & Security - Apprenti Développeur FPGA

    Colombes 2011 - 2014 Développement de FPGA/CPLD (Xilinx, Altera, Lattice) :

    • Prototypage d’un chiffreur THD 10 Gbits/s avec PCIe sur FPGA Stratix 5
    ➢ Spécification de l’architecture.
    ➢ Codage des interfaces PCIe (IP QuickPCIe de PLDA) et SerialLite.
    Le FPGA était en interface avec un processeur :
    • Codage du protocole de communication entre le FPGA et le processeur
    • Tests et intégration sur carte
    • Rédaction de la documentation

    • Correctifs, évolutions et intégration d’un FPGA (Xilinx Spartan 3) au sein d’un modem SATCOM.
    ➢ Résolution de faits techniques
    ➢ Correction et documentation des évolutions
    ➢ Evolution des débits du FPGA au sein du modem.

    • Implémentation des protocoles UDP/IP et ICMP au sein d’un FPGA Xilinx Kintex 7.
    ➢ Portage d’un IP UDP/IP vers une interface AXI 4.
    ➢ Développement du protocole ICMP pour envoyer des PING à partir de la carte FPGA.

    • Développement d’une carte à base de CPLD (Lattice MachXO2) pour interfacer un composant cryptographie et un microprocesseur.
    ➢ Rédaction de la spécification
    ➢ Conception, simulation
    ➢ Rédaction spécification de test
    ➢ Intégration sur carte




Formations

  • Institut Supérieur De L'Électronique Et Du Numérique (ISEN Brest) (Brest)

    Brest 2011 - 2014 Electronique et informatique industrielle par apprentissage
  • IUT Angers GEII

    Angers 2009 - 2011 DUT GEII
  • Lycée Saint Gabriel

    St Laurent Sur Sevre 2007 - 2009

Réseau

Annuaire des membres :