-
RTE - Réseau de transport d'électricité
- Chargée d'Affaires Clients
Puteaux
2013 - maintenant
Chargée d'Affaires Clients au sein du Service Commercial de RTE à Lyon.
-
RTE
- Chef de projet SI
2008 - 2013
Chef de Projet SI à RTE (CIMPSI / Département Client Marché) – La Défense – Chef de projet ou chargée d’affaires de 4 applications dans le domaine du Mécanisme d’Ajustement et de l’Equilibre Offre-Demande :
• EMMA et VISU (MCO) : Outils d’aide à l’exploitation du système électrique permettant d’assurer en temps réel l’équilibre Offre-Demande tout en respectant les contraintes réseau, et en assurant des marges et des services système suffisants.
• E-PAT (MCO) : Soumission par les Responsables de Programmation de leur Programme d’Appel la veille pour le lendemain.
• CLIO (MCO): Génération des codes EIC nationaux et envoi à l’ENTSOE et au site Web de RTE.
Tâches réalisées dans le cadre de ces missions :
- Pilotage d’équipes de prestataires et de fournisseurs (suivi des charges, contrôle des livrables…)
- Participation à un appel d’offre et sélection d’un fournisseur
- Analyse du besoin métier et rédaction des spécifications fonctionnelles
- Animation de Comités de Pilotage et de groupes de travail
- Coordination et suivi des différentes phases de recette (technique, chaine, métier)
- Communication, assistance et formation auprès des utilisateurs
- Elaboration, analyse et suivi du budget, du planning et des risques
- Préparation des mises en service : coordination des acteurs, tests
Pilote Opérationnel de la chaîne MA-EOD (CIMPSI / Département Client Marché) – 1 an et demi.
Responsable de la cohérence et du bon fonctionnement de la chaîne applicative « Mécanisme d’Ajustement – Equilibre Offre-Demande » : ensemble des applications informatiques et des flux inter-applicatifs appartenant au domaine MA-EOD. Assistance téléphonique en cas d’incident en jour et heure non ouvrés.
-
ATEME
- Ingénieur logique programmable
Bièvres
2005 - 2008
Mise en place de l’architecture de FPGA à partir de spécifications système.
Développement VHDL des FPGA sous différentes technologies (Altera, Xilinx et Actel), simulation en bench, test sur carte, optimisation (fréquence, surface, problématiques de temps réel) et intégration de FPGA. Rédaction des documents de spécification et de test.
