Menu

Sorin VOICULESCU

Montréal

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Paris.

En résumé

Suite à l’obtention du titre de Docteur Ingénieur en Fiabilité avec une thèse rédigée au sein du Laboratoire LASQUO dans le cadre d’un projet européen sur l’A380, en collaboration industrielle avec Thalès Avioniques Bordeaux, l’application de mes connaissances dans le domaine SdF Aéro est l'étape logique dans mon parcours.

Mes compétences :
AMDEC/FMECA

Entreprises

  • Bombardier Aerospace - Ing. Fiabilité

    Montréal 2010 - maintenant Coordination du processus de Fiabilité sur des Work Packages pour CSeries
    Support pour les fournisseurs
    Support pour le design
    Amélioration des méthodes pour la démonstration de Fiabilité

  • LGM - Ingénieur en Sûreté de Fonctionnement

    Vélizy-Villacoublay 2008 - 2010 Etudes de fiabilité / sécurité : MIL-HDBK-217F, RDF93, FIDES, analyse fonctionnelle, AMDEC composant / système, FTA, CCA, analyse du hasard

    ECE cœur électrique, essuies glaces d’A350
    SIEMENS détecteur de fumée d’A350
    SCHLUMBERGER circuit de commande au fond de puits de pétrole


    Activité RD

    LM17 amélioration de calcul FIDES
    CIR compensation du pessimisme FIDES (environnements extrêmes)
    LGM développement d’Outil AMDEC
    - version opérationnelle EXCEL (interface FIDES 2004 et FT+)
    - version ACCESS en cours de développent (interface SLI)


    Animation de formations

    PSA formation durabilité dispensée à l’ensemble du personnel concerné
    LGM réunion méthode FIDES 2004 / 2009


    Travaux dans des domaines transversaux
    GDF analyse sur la propagation d’intervalle de confiance
    RTD analyse de l’impacte de notes BE sur les NT et MU

  • ISTIA - Enseignant en Cycle Universitaire

    2006 - 2008 Enseignements en fiabilité de base, opérationnelle et prévisionnelle

    Encadrement de projets industriels Atlantic RF, TRW, ACTECH, RATP, SAFE-RAIL

  • ISTIA - Ingénieur en Sûreté de Fonctionnement

    2004 - 2008 Analyse et recherche sur l’étude de fiabilité de l’interface graphique GPM2 de l’A380 dans le cadre du projet européen PIDEA / EUREKA, partenaires Thalès Avioniques (Bordeaux), CELESTICA et CETECOM (Espagne)

    - évaluation de la fiabilité par des essais accélérés
    - comparaison des différents recueils de données
    - inférence Bayésienne, la pondération de l’information a priori
    - intégration de la variabilité d’usage clientèle (health monitoring)

    Intérêts connexes dans le cadre de la sûreté de fonctionnement (SdF) :

    - essaies de déverminage, de dégradation, aggravés, de démonstration
    - augmentation de la fiabilité (par Crow-AMSA)

  • MTC TV - Directeur Technique

    2002 - 2003 Coordonnateur du département

    Assurance de la disponibilité d’équipement

  • Visual Propaganda - Conception des Cartes Numériques

    2001 - 2002 Travail vectoriel sur des cartes multi layer

    Intégration des cartes numériques dans des projets complexes

  • Carmar Digital - Conception de cartes électroniques

    2000 - 2001 Conception assistée par ordinateur du design de cartes électroniques

    Production de prototypes

  • B1 TV - Exploitation en régie de production (image et son)

    1996 - 2000 Opérateur magnéto / direct

    Entretien d’équipement

Formations

  • Université Angers ISTIA

    Angers 2004 - 2009 Doctorat en Sciences de l’Ingénieur

    Mémoire de thèse « Fiabilité des Systèmes Embarqués »

    3 articles publiés dans des revues internationales
    11 conférences nationales et internationales

  • Universitatea Politehnica Din Bucuresti (Bucharest)

    Bucharest 2000 - 2001 Master Recherche en Fiabilité

    Mémoire « Fiabilité des MEMS »

    Laboratoire EUROQUAL ROM, Bucarest, Roumanie

    Majeur de promotion

  • Universitatea Politehnica Din Bucuresti (Bucharest)

    Bucharest 1995 - 2000 Diplôme d’Ingénieur, Spécialité Microélectronique

    Mémoire « Conception de VLSI »

    Diplôme d’Ingénieur, Spécialité Microélectronique
    Conception de circuits numériques intégrés, architecture de microprocesseurs, design et optimisation de circuits intégrés analogues, architecture de CMOS VLSI

    Majeur de promotion

Réseau

Annuaire des membres :