Adrien P.

En résumé

Entreprises

• Elsys Design - Chef de Projet

  Cachan 2013 - maintenant Chef de Projet électronique (pôle forfait) :
  - Rédaction du cahier des charges
  - Responsable de l'interface client
  - Management de l'équipe projet
  - Mise en oeuvre de réunion projet
  - Gestion du tableau de bord du projet
  - Gestion de la planification avec MS PROJECT
  

• ELSYS DESIGN - Coordinateur projet FPGA

  Cachan 2012 - 2013 Management du plateau FPGA :
  - Chiffrage des projets (planning et ressource)
  - Management de l'équipe plateau (3 pers)
  - Gestion du planning

• ELSYS DESIGN - Ingénieur conception VHDL FPGA

  Cachan 2010 - 2012 Expertise du FPGA pour la TM :
  - Étude de l’architecture du design FPGA
  - Intégration de chipscope pour analyse de dysfonctionnement
  - Mise en œuvre d’une stratégie de correction
  
  Étude de faisabilité pour algorithme traitement d'image bas niveau :
  - Estimation de la place et du temps de traitement des algorithmes
  - Définition d'une architecture pour les fonctions bas niveau
  

• ELSYS DESIGN - Ingénieur Conception VHDL FPGA

  Cachan 2008 - 2010 Conception du FPGA DORON sur cible ALTERA (stratix 3) chez le client
  - responsable codage et support intégration (2 pers)
  - rédaction de la documentation norme DO254 - A
  - codage de fonction VHDL

• ELSYS DESIGN (Client : Thales Optronique) - Ingenieur Conception VHDL

  2006 - 2008 Projet : Développement de l'environnement et des scénarii de test pour le FPGA SIRC (Sensor Infra Red Control) du projet EVS ( Enhanced Vision System).
  Etapes du projet :
  - Développement des modèles pour les tests unitaires des fonctions et le test bench global.
  - Mise en œuvre de l’environnement de test du FPGA.
  - Développement des scenarii de test en cohérence avec les exigences de la spécification.
  - Réalisation de la macro de communication bas niveau protocole I2C
  - Vérification du code pour la Norme DO 254 level C

• ELSYS DESIGN (client : Thales Systèmes Aéroportés) - Ingenieur Conception FPGA/ASIC

  Courbevoie 2006 - 2008 Developpements et Reprises de designs FPGA.
  Projet : Application spatiale
  Environnement : Modelsim, Leonardo, Xilinx, Actel, Unix

• ELSYS DESIGN (client : Thales Communication) - Ingenieur Conception VHDL

  2005 - 2006 Projet : Développement d’un simulateur dédié aux tests unitaires du micro-code d’un cœur processeur embarqué dans le FPGA du radio altimètre de l'A380.
  Etapes du projet :
  - Etude du contexte lié à la DO-254 Niveau A
  - Etude de la norme et du plan de développement proposé par ELSYS
  - Participation à la rédaction du manuel utilisateur du simulateur
  - Participation au développement du Banc basé sur un coeur VHDL et un parseur en TCL
  - Modélisation VHDL de tests bench
  - Simulation sous Modelsim
  - Validation et rédaction de la documentation associée
  - Support technique aux équipes de test

• MBDA - Stagiaire Ingenieur Conception FPGA

  Le Plessis-Robinson 2005 - 2005 Projet : Mise en oeuvre d’un capteur infrarouge et implémentation d’une application temps réel de guidage laser semi-actif
  Etapes de la conduite de ce projet :
  - Modélisation du capteur infra rouge pour faire les tests en simulation
  - Elaboration de la Spécification technique de besoin de la carte avec intégration du capteur et du FPGA
  - Participation à l’élaboration de l’architecture du système
  - Implémentation VHDL et validation des modules (Modelsim)
  - Synthèse placement-routage du circuit (Synplify pro et Xilinx ISE)
  - Validation de l’intégration du design FPGA sur carte
  - Mise en place d’un microprocesseur synthétisable Microblaze (VHDL, langage C)

Formations

• Université Rennes 1

  Lannion 2002 - 2005 Electronique et Informatique Industrielle

Réseau

• Claude BERTHET

• Fabian PARIZEL

• Frédéric DEPLANQUE

• Georges GUENNOC MOREL

• Karim MAZOIR

• Padrig GUILLARD

• Vanessa PARENT

• Xavier RODRIGUEZ