Menu

Delphine DOLOY-FOSSATI

GRENOBLE

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Grenoble ainsi que le résultat des européennes dans l'Isère.

En résumé

Issue d'une formation généraliste en matériaux avec un accent mis sur les matériaux utilisés en microélectronique, mon goût pour la R&D m'a amenée à faire une thèse sur une problématique industrielle.
Je suis actuellement en poste dans l'équipe métrologie de STMicroelectronics.

Mes compétences :
Développement
matériaux
Métrologie
Microélectronique
Recherche
Recherche et Développement
Qualité
R&D
Electronique

Entreprises

  • STMicroelectronics - Ingénieur Métrologie

    2008 - maintenant Mon poste consiste à gérer un parc d'équipements de métrologie en assurant le support à la production et en développant les nouvelles applications pour la R&D:
    - développement contrôle de production: monitoring, SPC, implémentation limites de contrôle, rédaction de procédures, formation des opérateurs
    - développement nouvelles applications: bibliographie, démos, collaboration avec les groupes R&D

  • STMicroelectronics - Ingénieur métrologie

    2005 - 2008 Thèse en métrologie: développement de nouvelles méthodes de caractérisation non-destructives pour le contrôle des matériaux diélectriques d'interconnexion.
    Il s'agit de mettre en place des méthodes de caractérisation non-destructives pour le contrôle dans la ligne de production des couches minces utilisées comme isolant inter-métallique pour les technologies microélectroniques 65 nm et 45 nm.
    Plusieurs axes de recherche sont développés:
    - développement de la technique dite "Corona": méthode de caractérisation électrique sans contact dont les applications pour les matériaux à faible permittivité doivent être développées
    - corrélation avec d'autres techniques de métrologie: ellipsométrie, XRR, sonde à mercure, FTIR, nanoindentation

  • CEA/LETI - Ingénieur R&D

    GRENOBLE 2005 - 2005 Développement de procédés de dépôt de cuivre pour les interconnexions en technologie CMOS 65nm:
    - amélioration de la conformité du dépôt sur équipement de production de plaquettes 200mm (dépôts pleine plaques et dépôts sur produits)
    - R&D: étude des additifs du bain électrochimique de dépôt du cuivre

  • SOITEC - Stage: développement de procédés et métrologie

    Bernin 2004 - 2004 Mise en place d'une classification automatique des défauts du SOI (=Silicon on Insulator, matériau "sandwich" Si/SiO2/Si) par corrélation entre un équipement de détection des défauts (SP1, KLA-Tencor) et la microscopie électronique à balayage.

Formations

Réseau

Annuaire des membres :