-
SIGFOX
- Responsable des développements FPGA
LABEGE
2015 - maintenant
Ingénieur FPGA expert en charges des développements FPGA pour le réseau Sigfox
-
Elsys Design
- Ingénieur FPGA expert au forfait pour Thales Alenia Space
Cachan
2015 - 2015
Ingénieur FPGA expert pour l’équipe développant les composants embarqués sur les
charges utiles des satellites.
Architecture et développement d’un FPGA embarqué sur le satellite d’observation terrestre EOO/HRSx, technologie Xilinx Virtex-5QV (composant spatial durci). Définition de l’architecture complète du composant et de ses interfaces. Développement VHDL du module d’interface avec l’équipement de contrôle utilisant le protocole MIL-STD-1553.
-
Elsys Design
- Ingénieur FPGA sénior en mission chez Thales Alenia Space
Cachan
2013 - 2014
Ingénieur FPGA expert au sein de l’équipe développant les équipements sol de télécommunications satellites DVB-S/DVB-RCS.
Architecture et développement d’un FPGA intégré dans les équipements réseaux réalisant la démodulation des signaux DVB-RCS provenant des terminaux : mise au point de la chaîne de traitement du signal en Matlab/Simulink (filtrage multi-porteuses), en C (demodulation), passage en virgule fixe, implémentation VHDL de l’ensemble, validation, intégration sur cible FPGA Virtex7, performances.
-
Motorola Mobility
- Ingénieur ASIC/FPGA sénior
Toulouse
2010 - 2013
Ingénieur ASIC/FPGA sénior au sein de la division téléphonie mobile, département Silicon Technology (plateforme technologique embarquée dans les smartphones).
- Développement du premier ASIC multimode (2G,3G, 4G, CDMA) intégré dans un smartphone commercialisé en 2013.
- Responsable du développement, de la validation et de l’intégration de la partie traitement du signal 2G de l’ASIC : modification des IP, validation complète, clock gating, couverture de test, intégration IC, synthèse, preuve formelle, prototypage sur FPGA.
- Responsable du prototypage de l’ASIC sur plateforme FPGA : définition de l’architecture, codage, intégration des blocs, simulation, déploiement et support aux équipes logicielles.
- Responsable du design de la prochaine plateforme de prototypage FPGA : intégration des interfaces avec l’ASIC (Arteris C2C, GPMC), des interfaces inter-FPGA (SERDES différentiels), tests de performance.
-
Motorola
- Ingénieur HW sénior
Gif sur Yvette
2006 - 2009
Ingénieur HW sénior au sein du département Silicon Technology.
Développement du Motorola Milestone (smartphone fonctionnant sous Android).
- Chef de projet responsable du prototypage sur plateforme FPGA, dans un contexte multisite et international : définition de l’architecture, suivi de l’avancée du projet par conférence téléphonique hebdomadaire, revue et contrôle des travaux effectués par le fournisseur, déploiement et support aux équipes logicielles.
- Responsable de l’intégration de l’interface radio (3G DigRF).
- Responsable de l’optimisation de la consommation en courant du Milestone.
- Support aux équipes produits.
- Gestion de crise dans le cadre de problèmes de fiabilité survenant trois mois avant la sortie du produit (conférences téléphoniques quotidiennes, expertise technique, coordination des tests).
-
Motorola
- Ingénieur électronique confirmé
Gif sur Yvette
2001 - 2006
Ingénieur électronique confirmé au sein de la division téléphonie mobile.
Responsable des développements électroniques (FPGA & Hardware) pour le département Test & Tools (outils de tests pour téléphones cellulaires) :
- Gestion de projet et développements des parties FPGA et HW d’un simulateur de réseau GSM : spécifications du système (choix des composants, mise au point des protocoles), développements FPGA & HW (traitement du signal), intégration, documentation complète suivant les standards de qualité Motorola.
- Gestion, mise à jour des outils de développement électronique, veille technologique. Utilisation de Catapult C, outil de synthèse automatique C -> HDL.
- Encadrement de stagiaires et consultants : formation, support, évaluation.
- Pilotage de sous-traitants (spécifications, suivi d’avancement, recette).
-
Siemens Transportation Systems
- Ingénieur électronique
Saint-Denis
2000 - 2001
Siemens Transportation Systems (Paris), ex-Matra Transport, créateur du VAL.
Ingénieur électronique, responsable de la conception FPGA & HW d'un équipement de mesure optique de vitesse :
- Architecture, conception des FPGA, traitement du signal, optique, codage sécuritaire, mise au point de l'électronique de puissance (moteur, laser).
- Maîtrise d'œuvre du système, intégration logicielle des prototypes.
- Pilotage de sous-traitants (spécifications, suivi d’avancement, recette), essais sur train
- Documentation du système intégrée dans le système qualité ISO 9001.
-
Infineon Technologies
- Stage de fin d’études
GEMENOS
1999 - 1999
Conception d’une carte de tests pour un composant de transmission RNIS.
-
Siemens
- Année de césure « Jeune Ingénieur » entre la 2ème et la 3ème année d’école
Saint-Denis
1997 - 1998
Maintenance en conditions opérationnelles du réseau SFR : Gestion de rapports d’anomalie, maintenance matérielle, changement d’équipements en exploitation.
