Menu

Guillaume MORITZ

LABAROCHE

En résumé

Fort de deux ans d’expériences en R&D au CEA, mon objectif de carrière est de poursuivre en tant que concepteur de circuit sur silicium (technologie CMOS). Ma vocation s’oriente sur le développement et la recherche appliquée afin de contribuer à la réussite de projets innovants. Mes compétences se situent dans le domaine de la conception de circuit analogique dans un premier temps mais également en développement « full custom ». En plus de ces compétences techniques j’ai pu développer une connaissance des interactions multiculturelles et pluridisciplinaires en travaillant en collaboration avec l’industriel ST microelectronics à CROLLES (et NOIDA en inde).

Je me suis épanoui à évoluer dans cet environnement et principalement avec la conception de circuit intégrés analogique qui rassemble l’ingénierie et la physique. Je souhaiterais améliorer mes compétences sur le plan technique, notamment en conception de circuits intégrés en technologies avancées, de manière à contribuer au maintien ou à l’essor de l’activité dans laquelle je serai impliqué. Cette voie me permettrait d'acquérir un maximum de recul pour gérer, de la meilleure manière possible, mes futurs projets. Mon enthousiasme me permet d’être opérationnel rapidement et de m’impliquer dans la réalisation des travaux. Mon expérience me permet d’interpréter rapidement les concepts et les idées, de faire un bon état de l’art et de m’adapter afin de comprendre les problèmes qui se présentent.

De ce fait j’ai été capable de me diriger vers un métier qui m’épanoui et je veux continuer en ce sens afin de devenir, si possible, référant technique. Le CEA a été parfait pour commencer ma formation. Ces types environnements me dynamisent, confirment mon sérieux et me permettent d’être autonome.

Mes compétences :

Cadence
Calibre
Circuit intégré
CMOS
Conception
ELDO
Layout
LVS

Entreprises

  • DIGI international Gmbh - Stagiaire

    maintenant stage de technicien pour valider ma deuxième année d'étude d'ingénieur ENSPS. Ce stage c'est déroulé en Allemagne à Breisach sur le site de conception de module de système embarqué.

    J'ai programmé en C un processeur ARM cortex M3 afin d'étudier les capacités du processeur. Le système commandait des capteurs d'humidité et de température suivant différents protocoles de communication. Ceci a été fait grâce à une carte d'évaluation.
  • CEA LETI Grenoble - Stagiaire PFE

    maintenant Ce stage s'est déroulé pendant 6 mois entre mars et aout 2010.

    Il était l'aboutissement de mes études d'ingénieur et de master. Je voulais amorcer mon expériences en conception intégré analogue.

    Ce stage avait pour but de concevoir un régulateur de tension série LDO ayant des spécifications très ambitieuses. Il a été conçu en technologie UMC180 et avec CADENCE (Virtuoso, Calibre ...). Les simulations des circuits ont été faites avec EldoD.
    Ses spécifications étaient : très faible consommation statique (<2uA), très bonne réjection d'alimentation en BF et MF (150kHz ; 1.5MHz) et on voulait une bonne stabilité (marges de phase > 50°). Il devait alimenter les charges entre 1uA et 100uA et réguler à 1V. La principale contraintes était qu'il devait être intégralement intégré, donc avoir un petite capacité de sortie.
    Un autre régulateur série a été conçu pour le projet mais il possèdait d'autres spécifications, et il était plus facile à réaliser.

    Ce stage a vraiment conforté mon envie de prendre de l'expérience dans ce domaine.
  • CEA Léti Grenoble - Designer de circuits intégrés analog (mixte full custom)

    2011 - maintenant DACLE/Lisan – Conception analogue /mixte / full custom numérique / Layout

    • Conception de blocs analogiques pour une plateforme de récupération et de gestion d’énergie :
    « Convertisseur » DC/DC ; Régulateurs série ; Diode active (Energy Merger) ; Diviseurs à diodes ; (Bulk UMC180 - Etude système / Spécifications / Simulation & conception / Layout / Vérifications).

    • Conception full custom d’IP & Portage :
    Capteur de violation de timing (setup / hold time) (ST 32nm, 28nm Bulk, UTBB FD-SOI 28nm – Etude et validation de principe / Conception, optimisation & simulation / Layout / Vérifications)

    • Mémoire SRAM : « Cut » mémoire R&D (projet collaboratif avec STmicroelectronics ; développement sur le site ST Crolles ; collaboration multiculturelle avec ST Noida en Inde ; UTBB FD-SOI 28nm)
    Optimisation du Sense Amplifier (SA) en tension classique (Co-publication CEA/ST ICICDT13 (G. Moritz et al.) soumise) ; Développements & dessins des circuits de contrôle de périphérie ; Recherche & étude de l’état de l’art du SA en courant ; modélisation d’une matrice (cellule 6T).

    • Projets internes : Layout de cellule Trigate (FinFet ; Technologie interne CEA) ; exposés de R&D.

    • CADENCE (Design kit ST et CEA) : Virtuoso - Eldo - EZwave - Calibre - PLS extraction

Formations

  • ENSPS

    Illkirch 2007 - 2010 microélectronique

Réseau

Annuaire des membres :