Mes compétences :
PCB
Gestion de projet
Informatique
Management
ERP
Entreprises
Nxp Semiconductors
- Test Technology Manager "Probe cards & Probers"
Colombelles2018 - maintenantRôle essentiel dans l’alignement des nouvelles exigences Wafer Test des BUs et des capacités des sites de production.
PRINCIPAUX DOMAINES DE RESPONSABILITÉ:
STRATÉGIE WAFER TEST :
- Construire, développer et déployer la stratégie de test NXP concernant les "Probe Cards & Probers", en lien étroit avec les Achats, BUs et Production en Asie.
- Définir de nouvelles opportunités d'amélioration des coûts de Test Tranches.
INNOVATION:
- Proposer des projets d'innovation dans le domaine des "Probe Cards & Probers"
- Suivre le planning des projets liés aux "Probe Cards & Probers".
- Collecter des renseignements relatifs aux marchés « Probe Cards & Probers » et des technologies émergentes.
GESTION DE PROJET / COMPETENCE:
- Contrôler le budget financier des projets, des ressources, du planning et des rapports.
AMÉLIORATION DES COÛTS
- Introduire des dernières techniques et équipement de test Tranches pour assurer le plus faible Cout d’Exploitation et une flexibilité maximale pour les sites de production.
NXP Semiconductors
- Principal Wafer Test Probe card Engineer
Colombelles2016 - 2018En tant que Chairman du groupe International des utilisateurs de probe cards, je joue un rôle clé en ce qui concerne la standardisation, la qualification et l'amélioration des carte a pointes.
En tant qu'expert probe cards, je supporte et conseille les Business Lines NXP concernant le "Design for Test" de leurs produits et je sélectionne / qualifie les technologies de probes pour l'introduction de nouveaux produits.
Responsabilités détaillées :
- Définir les règles de design pour garantir la testabilité des puces électroniques.
- Standardiser les spécifications des probe cards pour tous les sites de production.
- Benchmark dans les domaines des technologies des cartes à pointes Wafer Test.
- Comprendre les futurs besoins en matière de Wafer test et construire une stratégie avec les fournisseurs.
- Sélectionner, planifier et qualifier les nouvelles technologies de probe.
- Supporter les sites de production.
- Représenter GNTC-N (Global NPI Test Center - Nijmegen) dans différents groupes d'utilisateurs.
- Coordonner le partage des connaissances entre utilisateurs.
- Chef de projet Green Belt.
- Audit auprès des fournisseurs de cartes à pointes.
NXP Semiconductors
- Wafer Test Process Engineer
Colombelles2014 - 2016Comme Ingénieur Process Wafer test, je joue un rôle clé entre les Business Units/Business Lines et le test Back-End concernant l'amélioration, le développement et la standardisation des processus de test sur tranche. De plus, je conseille les Business Lines pendant la conception de leurs produits afin qu'ils puissent s'intégrer dans les processus de test sur tranches et de test final au Back-End.
Je suis aussi responsable de déterminer l'impact des changements dans le procédé Front-End et Back-End Assemblée sur les processus Back-End et Wafer test.
Mes responsabilités sont:
- Déterminer les processus pour l'introduction des nouveaux produits pour le test.
- Être partie prenante dans le design des chips pour s'assurer de leur testabilité au Front-End et au Back-End.
- Analyser l'impact des changements de process Front-End et d'assemblage au Back-End sur les processus de test sur tranche.
- Gérer les projets de développement et d'amélioration sur l'activité de test sur tranche.
- Standardiser les processus de test sur tranche pour tous les sites NXP.
- Représenter TCE-N (Test Center Europe - Nijmegen) dans différents groupes d'utilisateurs au sein de notre organisation.
- Analyser et comprendre les futurs besoins des clients en termes de test sur tranche et les intégrer dans les road maps de l'entité Test et des fournisseurs.
- Effectuer les activités de Benchmarking dans les domaines des processus et des technologies de test sur tranche.
- Aider les sites de production au ramp-up des nouveaux produits.
- Communiquer les changements de processus aux différentes organisations du groupe.
ALTIS Semiconductor
- Project & Services Manager
2001 - 2014ALTIS Semiconductor
(Puces Electroniques)
224, Bd John Kennedy,
91105 Corbeil Essonnes.
FRANCE.
Septembre 2011 à aujourd’hui :
Project & Services Manager .
• Chef de projet « Front-end » et « Back-end », incluant :
- Le management d’une petite équipe de développeurs de séquences de test pour les nouveaux projets (RF, digital, analog,…)
- Le management d’une petite équipe de designer « Hardware » pour ces mêmes projets sur les équipements suivants : J750, A93K, UltraFlex,…
- Le management de la phase de qualification en collaboration avec le département Qualité.
- Le suivi de projet jusqu’à la mise en production, le suivi des rendements, l’analyse et la résolution des problèmes.
• Responsable Packaging pour l’entreprise. (BGA, PGA, QFN,…)
• Prospection de nouveaux clients et qualification/suivi des nouveaux fournisseurs en collaboration avec le service Achat.
• Interface Client (répondre aux RFQ/RFI, rédactions des contrats, définition des prix, suivi des mises en œuvre,…)
• Support opérationnel financier pour le suivi des revenus (ex: P&L) ainsi que la consolidation et le suivi du ‘Coût du Test’.
• En charge de l’élaboration du Plan Opérationnel et du Plan Stratégique de l’entité TEST.
• Expériences réussies dans un environnement international (collaborateurs/clients/fournisseurs)
• Auditeur interne ISO 9001 / ISO TS 16949.
Juillet 2005 à Aout 2011 : : Coordinateur Technique & Expert 'Wafer Probing'
Responsable de plus de 600 cartes de Probing utilisées pour le test de ‘puces’ en fin de ligne de production: (budget : 2M)
• Coordinateur d’une équipe de 3 ingénieurs et 5 techniciens.
• En charge de l’élaboration et du suivi du budget du département.
• Qualification, analyse et réparation des différents types de cartes.
• Développement de cartes électronique multicouches.
• Membre actif concernant l’amélioration continue du service.
• Étroite collaboration avec les fabricants mondiaux des cartes de Probing concernant l’évolution de leur technologie.
• En charge de l’optimisation des performances du test.
• Correspondant Financier, en charge des prévisions et du contrôle des dépenses du département TEST.
• Auditeur interne ISO 9001 / ISO TS 16949.
Avril 2001 à Juillet 2005:Ingénieur Systèmes et Reportings .
CDI au sein de la « Supply Chain ».
• Assistant du chef de projet sur la mise en place d’un système « e-data » : Pour la partie «Echanges avec le client », inventaire des flux, définition du cahier des charges, des choix techniques et du chiffrage, validation et suivi de la mise en production.
• Ingénieur Projet concernant l’automatisation du Reporting permettant un gain de 87% en temps de réalisation.
• Ingénieur développement et maintenance des outils d’informations de la Supply Chain.
• Coordinateur informatique sur les projets IT de la Supply Chain.
• Auditeur interne (ISO TS 16949)(Norme ISO automobile)
CDD de trois mois prolongé par une Coopération au Service National en Entreprise (CSNE) durant seize mois :
• Ingénieur Projet concernant le “Business Re-engineering” de l’entreprise: Revue de tous les processus, redéfinition des différentes responsabilités au sein de l’entreprise,…
• Responsable du transfert d’activité de la réparation de la turbine à gaz ARRIEL 1 de Turboméca: Adaptation de l’actuelle base de données, création de nouveaux documents en collaboration avec les départements Qualité et Support Opérateur de Turboméca, mise en place d’un stock de pièces de rechange…
• Ingénieur informatique concernant la conception et la mise en place de programmes informatique (Visual Basic) utilisés par un système de pilotage en temps réel, “Morphée”, pour bancs d’essais de turbomachines.
