-
Huawei
- ISP Chief architect
Boulogne Billancourt
2013 - maintenant
-
Texas Instruments
- Chef de l'equipe Graphics and Imaging hardware
Villeneuve-Loubet
2012 - 2013
-
Texas Instruments
- Architecte matériel en chef du système de traitement d’image OMAP
Villeneuve-Loubet
2006 - 2013
- Définition de l'architecture matérielle pour le traitement d’image (interfaces caméra, processeur de traitement du signal (ISP), accélérateurs câblées et accélérateurs programmables, JPEG codec ...) pour la gamme complète de produits OMAP (Ecosto, Locosto, OMAP3xxx ~ OMAP6xxx).
- Exploration d’architectures
- Analyse de la performance et corrélation avec le silicium
- Présentation du produit chez les clients
- Ecriture de modelés fonctionnels et transactionnels des accélérateurs (C / C++ / System C)
- Conception RTL (VHDL / Verilog)
- Développement du concept et d’un prototype d'une suite d'outils de spécification exécutable (python)
- Développement du concept et d’un prototype d’un générateur de code (produit du System C, IPXact et Verilog) pour accélérateurs de traitement d’image / vision
- Leader technique d'une équipe de 4 architectes et d’une équipe de design/vérification de plus de 20 ingénieurs.
- Interaction avec divers partenaires (fournisseurs d’IP, fabricants de cameras, ...)
- Travail dans un environnement multi-sites et multiculturel
- Instructeur pour formations internes
-
Texas Instruments
- Representant Texas Instruments chez MIPI
Villeneuve-Loubet
2005 - 2013
- Représentation des intérêts de Texas Instruments dans l’organisation de standardisation MIPI - caméra (http://www.mipi.org/)
- Réalisation de plusieurs études techniques
- Création du matériel qui a servi de base pour la spécification CSI-3
- Direction de nombreuses discussions techniques au sein du groupe de travail
- Auteur de la spécification CSI-3 jusqu'à la version 0.5
La caméra MIPI groupe de travail comprend des Smartphones en tête, caméra, un processeur de signal d'image et des sociétés de processeurs d'applications de l'industrie du mobile.
(Note: Date debut = juin 2008, modifie pour ne pas occulter l'experience la plus significative dans le profil)
-
BEV Development
- Chef de project prototypage
2003 - 2005
- Responsable du développement d'un prototype. Chef d'une équipe de 7 ingénieurs.
- Rédaction des spécifications
- Gestion des ressources
- Choix de la meilleure plate-forme pour l'application; algorithmes partitionnés entre HW et SW.
- Direction de la conception des cartes prototypes (FPGA, DSP, mémoires, alimentation, interfaces vidéo, ...) et des drivers SW.
- Débogage, optimisation et test des prototypes avec l'équipe à l'aide d'un ensemble de séquences vidéo.
- Présentation les résultats aux clients.
- Développement d'outils graphiques pour accélérer le développement d'applications. Les outils ont permis de montrer des résultats probants sur cartes FPGA standards, quelques jours après une réunion initiale avec les clients. Durée des cycles de développement d'applications divisée par 2.
- Applications: surveillance vidéo, surveillance du trafic routier, réalité augmentée, Localisation et cartographie simultanées (SLAM), génération de cartes d'environnement à partir des données vidéo 2D, stabilisation vidéo et asservissement caméra (focus, exposition et balance des blancs automatiques).
-
BEV Development
- Chef de projet ASIC
2002 - 2003
- Chef d’une équipe de 2 ingénieurs et de 2 stagiaires
- Définition d'une architecture matérielle SoC ciblant un processus de 150 nm ASIC structuré.
- Implémentation d’un SOC complexe avec un budget serré (surface silicium, dates et consommation électrique).
- Optimisation pour la réutilisation du code RTL entre les implémentations ASIC et FPGA, la testabilité et un une mise en route rapide du silicium.
- Automatisation des procédures de tests fonctionnels (C, assembleur, VHDL, Verilog, Tcl, bash).
-
BEV Development
- Design engineer
2001 - 2002
Spécification, conception et vérification de divers modules (microcontrôleur RISC avec le jeu d'instructions d'application spécifique, contrôleur SDRAM, accélérateurs matériels de traitement d'image et de vision).
Validation sur cartes FPGA Altera (vitesse vidéo).
-
Service civil (Allemagne)
- Maintenance equipement
2000 - 2000
-
BEV Development
- Hardware / software engineer
1998 - 2000
- Implémentation d'algorithmes de vision (détection de somnolence du conducteur, alerte de sortie de voie, la détection et suivi d'objets)
- Conception et mise en route de prototypes (schémas, PCB, debug)
- Développent logiciel bas niveau (pilotes de périphériques, système d'exploitation propriétaire, interface graphique pour le développement d'applications)
