Menu

Gweltaz GAUDIN

Bernin

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Grenoble ainsi que le résultat des européennes dans l'Isère.

En résumé

De Aout 2015 à Aujourd'hui

Mission:
Chef de projet
Coordination de projet collaboratif au niveau Européen
Expertise

Domaine:
Intégration 3D, Photonique, Digital
Traitements de surface (Implantation, CMP, nettoyages chimiques, plasmas...)
Collage

De Novembre 2010 à Juillet 2015

Mission:
Détachement professionnel en Belgique
Chef de projet
Coordination de projet collaboratif au niveau Européen

Domaine:
Epitaxie IIIV
Dev/Intégration matériaux IIIV
Collage/ Implantation /dépôt

De Avril 2010 à Octobre 2013

Mission:
Intégration
Développement de nouveaux procédés
Veille technologique

Domaine:
Intégration 3D, transfert de circuit
Traitements de surface (CMP, nettoyages chimiques, plasmas...)
Collage


De avril 2007 à Mars 2010 :

Mission:
Développement de nouveaux procédés
Veille technologique

Domaine:
Traitements de surface (CMP, nettoyages chimiques, plasmas...)
Collage


De Avril 2006 à Mars 2007 :

Mission:
Développement de nouveaux procédés
Support sur équipement (sustaining)
Veille technologique

Domaine:
Collage

Mes compétences :
Gestion de projet

Entreprises

  • SOITEC - Ingénieur R&D

    Bernin 2006 - maintenant

  • LMP, Université François Rabelais, site ST Microelectronics, Tours - Doctorant en électronique

    2002 - 2006 « Piégeage des impuretés métalliques par les défauts d’implantation ionique »
    > Intégration de procédés de piégeage sur des diodes de protection (TransylTM), avec STMicroelectronics,
    > Participation à la rédaction d’un cahier des charges pour l’achat d’un FIB Dual Beam, CNRT (LMP, ST)
    visites de démonstration chez les équipementiers FEI (Eindhoven, Pays-Bas) et Zeïss, (Göttingen, Allemagne),
    > Mise en place d’une procédure de préparation d’échantillons MET,
    remises en état, installations d’équipement de polissage (multiprep allied), découpe (diamond saw), réalisation d’un tripode,
    > Modélisations de la diffusion du dopant et du piégeage des impuretés métalliques,
    > Technologies de fabrication de la microélectronique : Implantation ionique, diffusion, RTA

  • ST Microelectronics Tours - Stagiaire R&D

    2002 - 2002 Stage de 6 mois: “Réalisation de tranchées et de vias profonds dans le silicium par gravure sèche”
    > développement d’une étape technologique: photolithographie, gravure plasma, source ICP,
    > participation à la réalisation d’un prototype intégrant l’étape de gravure

  • ABB Corporate Research, Baden, Suisse allemande - Stagiaire R&D

    2001 - 2001 Stage de 3 mois : “Frittage, caractérisation physique et électrique d’oxydes supraconducteurs (BSCCO)”
    > frittage de céramique, optimisation du traitement thermique
    > qualification électrique d’un prototype de limiteur de courant pour des applications très haute puissance

  • LMV, Université Rennes I - Stagiaire

    1999 - 1999 Stage de 1 mois: “Synthèse et étude des propriétés physico-chimiques de verres pour les fibres optiques”

Formations

Réseau

Annuaire des membres :